

Em78p153


1. 概括描述

EM78P153 是采用高速 CMOS 工艺制造的 8 位单片机。其内部有 512*13 位一次性 ROM (OTEPROM)。因此,用户可以方便地改进完善程序。程序代码可用 EMC 编程器写入芯片。有 13 位选项位可满足用户要求,其中的保护位可用来防止程序被读出。

2. 功能特点

- 工作电压范围: 2.0V~6.0V
- 工作温度范围: 0°C~70°C
- 工作频率范围: DC~8MHz
- 低功耗
 - ◆ 5V/4M 工作条件下电流小于 1.5mA
 - ◆ 3V/32K 条件下电流典型值为 15 μ A
 - ◆ 休眠模式下电流典型值为 1 μ A
- 512 \times 13 位片内 ROM; 32 \times 8 位片内寄存器 (SDRAM)
- 片内有 4MHz 校准 RC 振荡器
- 振荡器起振时间预分频系数可编程
- 片内可按位编程
- 一个安全寄存器保护程序不被读出
- 一个结构寄存器满足用户要求
- 2 个双向 I/O 端口
- 5 级堆栈
- 8 位实时定时/计数器 (TCC), 其信号源、触发沿可编程选择, 溢出产生中断
- 掉电模式 (SLEEP 模式)
- 3 个中断源
 - ◆ TCC 溢出中断
 - ◆ 输入引脚状态变化中断 (从休眠模式中唤醒)
 - ◆ 外部中断
- 可编程自由运行看门狗定时器 (WDT)
- 有 7 个 I/O 引脚可编程设置为上拉; 有 6 个 I/O 引脚可编程设置为下拉
- 有 7 个 I/O 引脚可编程设置为漏极开路
- 每个指令周期为两个时钟周期; 99.9% 的指令为单周期指令
- EM78P153 为 14 脚封装; 封装形式: SOP、SSOP 和 DIP
- 具有电压检测器, 检测范围 2.0V \pm 0.15V

3. 引脚分配



4. 功能框图




图2：功能模块示意图

5. 引脚描述

表 1 EM78P153 引脚描述

符号	I/O 类型	功能
Vdd	-	电源
P65/OSCI	I/O	<ul style="list-style-type: none"> *通用 I/O 引脚 *外部时钟输入 *XT 振荡器输入引脚 *上拉/下拉 *引脚状态变化将单片机从休眠模式唤醒
P64/OSCO	I/O	<ul style="list-style-type: none"> *通用 I/O 引脚 *外部时钟输入 *XT 振荡器输入引脚 *上拉/下拉 *引脚状态变化将单片机从休眠模式唤醒
P63//RESET/Vpp	I	<ul style="list-style-type: none"> *置为 /RESET 时低电平引起复位 *编程电压输入引脚 *引脚状态变化将单片机从休眠模式唤醒 *正常模式下电压不得高于 Vdd *置为 /RESET 时有上拉
P62/TCC	I/O	<ul style="list-style-type: none"> *通用 I/O 引脚 *上拉/下拉/漏极开路 *引脚状态变化将单片机从休眠模式唤醒 *外部时钟/计数器输入引脚
P61	I/O	<ul style="list-style-type: none"> *通用 I/O 引脚 *上拉/下拉/漏极开路 *引脚状态变化将单片机从休眠模式唤醒

		*编程模式下斯密特触发输入
P60/INT	I/O	*通用 I/O 引脚 *上拉/下拉/漏极开路 *引脚状态变化将单片机从休眠模式唤醒 *编程模式下斯密特触发输入 *下降沿触发的外部中断输入引脚
P66, P67	I/O	*通用 I/O 引脚 *上拉/漏极开路 *引脚状态变化将单片机从休眠模式唤醒
P50~P52	I/O	*通用 I/O 引脚 *下拉
P53	I/O	*通用 I/O 引脚
V _{SS}	-	地

6. 功能描述

6.1. 操作寄存器

1) R0 寄存器（间址寄存器）

R0 并非实际存在的寄存器。它的主要功能是做为间接寻址指针。任何以 R0 为指针的指令实际上是对 RAM 选择寄存器 R4 所指的数据进行操作。

2) R1（定时器/计数器）

- ◆ 由 TCC 引脚上的信号边沿或指令周期时钟触发加 1 操作
- ◆ 由 CONT 寄存器第 4、5 位决定触发信号
- ◆ 可读写

3) R2（程序计数器 PC）和堆栈

R2 与硬件堆栈为 9 位宽，结构如图 3 所示。




图3: 指令计数器组织图

- 产生 512×13 位片内 OTP ROM 地址以获取对应程序指令代码。一个程序页为 512 字长。
- 复位后 R2 所有位均清 0。

- JMP 指令直接装载 R2 低 9 位值，因此 JMP 指令跳转范围为一个程序页面内。
- CALL 指令先将 PC+1 入栈，而后装载 R2 低 9 位值，因此子程序入口地址限在同一页面内。
- RET、RETI、RETL 指令将栈顶数据装入 PC。
- “ADD R2, A” 允许将一有关地址加到当前 PC 上，但同时 PC 第 9 位将被清 0。
- “MOV R2, A” 将 A 寄存器中的 8 位地址装入 PC 低 8 位，PC 第 9 位被清 0。
- 任何对 R2 内容进行直接修改的指令将引起 R2 第 9 清 0。因此产生的跳转限于同一页面的前 256 个地址。




图4：数据存储结构

4) R3 (状态寄存器)

7	6	5	4	3	2	1	0
RST	GP1	GP0	T	P	Z	DC	C

- 第 7 位 (RST) 复位类型位 若是由引脚变化从休眠状态唤醒，该位置 1；其余复位类型该位清 0。
- 第 6 位 (GP1)、第 5 位 (GP0) 通用读写位。
- 第 4 位 (T) 溢出位，执行 SLEEP 或 WDTC 指令或上电后置 1，WDT 溢出时清 0。
- 第 3 位 (P) 低功耗位，执行 WDTC 指令或上电后置 1，执行 SLEP 指令后清 0。
- 第 2 位 (Z) 零标志位，当算术运算或逻辑运算结果位 0 时该位置 1。
- 第 1 位 (DC) 辅助进位标志。
- 第 0 位 (C) 进位标志。



5) R4 (RAM 选择寄存器)

- 第 0~5 位在间接寻址方式中用于选择 RAM 寄存器 (00~06, 0F~2F)。
- 第 6、7 位未使用。

参见图 4 所示数据存储结构。

6) R5~R6 I/O 寄存器 R5 仅低 4 位有效, 高 4 位固定为 0。

7) RF (中断状态寄存器)

7	6	5	4	3	2	1	0
-	-	-	-	-	EXIF	ICIF	TCIF

- 1 表示有中断请求, 0 表示没有。
- 第 0 位 (TCIF) TCC 溢出中断标志。TCC 溢出时置 1, 软件清 0。
- 第 1 位 (ICIF) P6 口输入变化中断标志。P6 口输入变化时置 1, 软件清 0。
- 第 2 位 (EXIF) 外部中断标志。由 /INT 引脚上的下降沿置 1, 软件清 0。
- 第 3~7 位未使用, 读出为 0。
- RF 可软件清 0, 但不可置 1。
- IOCF0 为中断屏蔽寄存器。

注意: 读 RF 的结果为 RF 和 IOCF0 相与的结果。

8) R10~R2F 通用寄存器

6.2. 特殊功能寄存器

1) A (累加器) 用于内部数据传输, 或指令操作数保持。不可寻址。

2) CONT (控制寄存器)

7	6	5	4	3	2	1	0
-	/INT	TS	TE	PAB	PSR2	PSR1	PSR0

- 第 0 位~第 2 位 (PSR0~PSR2) TCC/WDT 预分频位。
- 第 3 位 (PAB0) 预分频器分配位, 为 0 分给 TCC, 为 1 分给 WDT。
- 第 4 位 (TE) TCC 信号边沿选择位。为 0 表示 TCC 引脚信号发生由低到高变化时 TCC 加 1, 为 1 表示高到低变化加 1。

PSR2	PSR1	PSR0	TCC RATE	WDT RATE
0	0	0	1: 2	1: 1
0	0	1	1: 4	1: 2
0	1	0	1: 8	1: 4
0	1	1	1: 16	1: 8
1	0	0	1: 32	1: 16
1	0	1	1: 64	1: 32
1	1	0	1: 128	1: 64
1	1	1	1: 256	1: 128

- 第 5 位 (TS) TCC 信号源选择位。0 表示为内部指令周期时钟, 1 表示为外部输入信号 (此时 P62 应设为输入)。
- 第 6 位 (/INT) 中断允许标志。0 表示已由 DISI 指令或硬件中断屏蔽中断, 1 表示已由 ENI 指令或 RETI 指令允许中断。



- 第 7 位未使用
- CONT 寄存器可读写。

3) IOCS~IOC6 (I/O 控制寄存器)

- 1 定义对应 I/O 引脚为高阻状态，0 定义其为输出
- IOC5 仅低 4 位可定义。
- IOC5 和 IOC6 寄存器可读写。

4) IOCB (下拉控制寄存器)

7	6	5	4	3	2	1	0
-	/PD6	/PD5	/PD4	-	/PD2	/PD1	/PD0

- 第 3、7 位未使用
- 第 0~2 位控制 P50~P52，第 4~6 位控制 P60~P62。0 为使能内部下拉，1 为禁止。
- IOCB 寄存器可读写。

5) IOCC (漏极开路控制寄存器)

7	6	5	4	3	2	1	0
OD7	OD6	OD5	OD4	-	OD2	OD1	OD0

- 第 3 位未使用。
- 其余位分别控制 P60~P62、P64~P67 引脚的漏极开路功能。0 为使能，1 为禁止。
- IOCC 寄存器可读写。

6) IOCD (上拉控制寄存器)

7	6	5	4	3	2	1	0
/PH7	/PH6	/PH5	/PH4	-	/PH2	/PH1	/PH0

- 第 3 位未使用。
- 其余位分别控制 P60~P62、P64~P67 引脚内部上拉功能，0 为使能，1 为禁止。
- IOCD 可读写。

7) IOCE (WDT 控制寄存器)

7	6	5	4	3	2	1	0
WDTE	EIS	-	-	-	-	-	-

- 第 7 位 (WDTE) WDT 使能控制位，0 为禁止，1 为使能。
- WDTE 可读写。
- 第 6 位 (EIS) P60 引脚功能定义位。0 表示为 P60，双向 I/O 引脚。1 表示为外部中断输入引脚/INT，此时引脚必须设置为输入状态，
- 当 EIS 为 0 时，/INT 通道被屏蔽。为 1 时，/INT 引脚的状态也可由 P6 端口读取。
- IOCE 可读写。
- 第 0~5 位未使用。

8) IOCF (中断屏蔽寄存器)

7	6	5	4	3	2	1	0
-	-	-	-	-	EXIE	ICIE	TCIE

- 第 0~2 位分别对 TCIF、ICIF、EXIF 进行控制，0 为禁止，1 为使能。
- 第 3~7 位未使用，读出为 0。
- IOCF 可读写。
- 总的中断允许由 ENI 指令完成，中断禁止则由 DISI 指令完成。IOCF 控制各个中断源的允许、禁止。

6.3. TCC/WDT 预分频器

对于 TCC 或 WDT 有一个 8 位寄存器做预分频器。在同一时间它只能分配给其中一方，这由 CONT 寄存器的 PAB 位决定。PSR0~PSR2 确定分频系数。若分配给 TCC，则每次写 TCC 操作均将预分频器清 0。若分配给 WDT，则 WDT 和预分频器均在执行 WDTC 和 SLEP 指令时清 0。TCC/WDT 电路框图如图 5 所示。




图5: TCC及WDT模块示意图


R1 (TCC) 为 8 位定时器/计数器。TCC 时钟源可为内部时钟或外部时钟（由 TCC 引脚输入，触发沿可选择）。如果是内部时钟，每个指令周期 TCC 加 1（无预分频器）。由图 5 可知，指令周期是 2 个还是 4 个时钟周期由代码选择寄存器 CLKS 位决定。CLKS=0 则 CLK=Fosc/2，CLKS=1 则 CLK=Fosc/4。如果是外部时钟，则 TCC 由外部信号边沿触发。

WDT 是一个自由运行的片内 RC 振荡器。当振荡驱动器关闭后，WDT 依然运行，如在休眠模式下即如此。WDT 溢出将引起复位（若 WDT 使能）。在正常工作时，WDT 可由软件设置 IOCE0 的 WDTE 位来使能或禁止。在没有预分频情况下，WDT 溢出时间约为 18ms。

6.4. I/O 端口


I/O 端口 PORT5、PORT6 均为双向三态 I/O 口。P6 口除了 P63 外都可由软件设置

为内部上拉或漏极开路输出。P6 口具有输入状态变化中断（或唤醒）功能。P50~P52、P60~P62 可由软件设置为下拉。除 P63 外，各 I/O 引脚可由 I/O 控制寄存器设置为输入或输出。I/O 寄存器和 I/O 控制寄存器均可读写。I/O 接口电路如图 6、7、8。




* 下拉电阻未标示

图6：端口5 I/O端口及I/O控制寄存器电路



* 上(下)拉电阻和漏极开路未标示

图7：P60 (/INT) I/O端口及I/O控制寄存器电路



* 上（下）拉电阻和漏极开路未标示
图7: P60-P67 I/O端口及I/O控制寄存器电路

6.5. 复位与唤醒

1) 复位与唤醒功能

复位由下面情况引起:

- A. 上电复位
- B. /RESET 引脚输入为低
- C. WDT 溢出 (若使能)

参见图 9。检测到复位后, 系统将保持复位状态 18ms (振荡器起振时间)。一旦复位发生, 单片机系统处于如下状态:

- 振荡器继续振荡或起振。
- PC 清为 0。
- 所有 I/O 引脚定义为输入模式 (高阻状态)。
- WDT 和预分频器清 0。
- 上电时, R3 高 3 位清 0。
- CONT 寄存器除第 6 位 (INT 标志) 外, 全置为 1。
- IOCB 寄存器全置为 1。
- IOCC 寄存器清 0。
- IOCD 寄存器全置为 1。
- IOCE 寄存器第 7 位置 1, 第 4、6 位清 0。
- RF、IOCF 寄存器第 0~2 位清 0。




图9: 带有输入转换中断/唤醒功能的I/O端口6的模块图

执行 SLEP 指令可进入休眠模式（低功耗模式）。进入休眠模式时，WDT（若使能）清 0 但继续运行。单片机可被如下情况唤醒：

- A) /RESET 引脚上输入的外部复位信号。
- B) WDT 溢出（若使能）。
- C) PORT6 端口输入引脚状态变化。

前两种情况将引起 EM78P153 复位。R3 的 T、P 标志可用于确定复位源。第 3 种情况下唤醒后程序继续执行，由中断状态来决定程序是否转入中断处理程序。如果在 SLEP 指令执行前执行 ENI 指令，程序将从地址 0X08 处执行中断处理。如果在执行 SLEP 指令前执行 DISI 指令，程序将从 SLEP 指令后继续执行。

进入休眠状态前，B、C 两种情况只有一种可被使能。即

- i. 如果休眠前 PORT6 输入唤醒使能，则 WDT 应由软件禁止（代码选择寄存器中 WDT 仍为使能）。因此，EM78P153 可被 A、C 两种情况唤醒。
- ii. 如果 WDT 使能，则 PORT6 输入唤醒应禁止。因此，EM78P153 可被 A、B 两种情况唤醒。

如果 PORT6 输入变化中断被用于唤醒单片机，则如下指令应在 SLEP 指令前执行：

```

MOV  A, @0BXX000110      ; 选择 TCC 内部时钟
CONTW

CLR  R1                  ; TCC 和预分频器清 0
MOV  A, @0BXXXX1110     ; 选择 WDT 预分频
CONTW

WDTC                       ; 清 WDT 和预分频器
MOV  A, @0B0XXXXXXX     ; WDT 禁止
IOW  RE

MOV  R6, R6              ; 读 PORT6 端口
MOV  A, @0B00000X1X     ; 使能 PORT6 输入变化中断

```



IOW RF

ENI (OR DISI)

; 使能 (或禁止) 全局中断

SLEP

; 进入休眠

NOP

有一个问题应注意, 从休眠模式唤醒后 WDT 功能将自动使能。因此, 唤醒后 WDT 应根据需要重新设置。

表 3 寄存器初值表

Address	Name	Reset Type	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
N/A	IOC5	Bit Name	X	X	X	X	C53	C52	C51	C50
		Power-on	0	0	0	0	1	1	1	1
		/RESET and WDT	0	0	0	0	1	1	1	1
		Wake-up from Pin Changed	0	0	0	0	P	P	P	P
N/A	IOC6	Bit Name	C67	C66	C65	C64	C63	C62	C61	C60
		Power-on	1	1	1	1	1	1	1	1
		/RESET and WDT	1	1	1	1	1	1	1	1
		Wake-up from Pin Changed	P	P	P	P	P	P	P	P
0x05	P5	Bit Name	X	X	X	X	P53	P52	P51	P50
		Power-on	1	1	1	1	1	1	1	1
		/RESET and WDT	P	P	P	P	P	P	P	P
		Wake-up from Pin Changed	P	P	P	P	P	P	P	P
0x06	P6	Bit Name	P67	P66	P65	P64	P63	P62	P61	P60
		Power-on	1	1	1	1	1	1	1	1
		/RESET and WDT	P	P	P	P	P	P	P	P
		Wake-up from Pin Changed	P	P	P	P	P	P	P	P
N/A	CONT	Bit Name	X	/INT	TS	TE	PAB	PSR2	PSR1	PSR0
		Power-on	0	0	1	1	1	1	1	1
		/RESET and WDT	0	0	1	1	1	1	1	1
		Wake-up from Pin Changed	0	P	P	P	P	P	P	P
0x00	R0(IAR)	Bit Name	-	-	-	-	-	-	-	-
		Power-on	U	U	U	U	U	U	U	U
		/RESET and WDT	P	P	P	P	P	P	P	P
		Wake-up from Pin Changed	P	P	P	P	P	P	P	P
0x01	R1(TCC)	Bit Name	-	-	-	-	-	-	-	-
		Power-on	0	0	0	0	0	0	0	0
		/RESET and WDT	0	0	0	0	0	0	0	0
		Wake-up from Pin Changed	P	P	P	P	P	P	P	P
0x02	R2(PC)	Bit Name	-	-	-	-	-	-	-	-
		Power-on	0	0	0	0	0	0	0	0
		/RESET and WDT	0	0	0	0	0	0	0	0
		Wake-up from Pin Changed	*P	*P	*P	*P	*P	*P	*P	*P
0x03	R3(SR)	Bit Name	RST	GP1	GP0	T	P	Z	DC	C
		Power-on	0	U	U	1	1	U	U	U
		/RESET and WDT	0	P	P	t	t	P	P	P
		Wake-up from Pin Changed	1	P	P	t	t	P	P	P
0x04	R4(RSR)	Bit Name	GP2	GP1	GP0	-	-	-	-	-
		Power-on	U	U	U	U	U	U	U	U
		/RESET and WDT	P	P	P	P	P	P	P	P
		Wake-up from Pin Changed	P	P	P	P	P	P	P	P
0x0F	RF(ISR)	Bit Name	X	X	X	X	X	EXIF	ICIF	TCIF
		Power-on	0	0	0	0	0	0	0	0
		/RESET and WDT	0	0	0	0	0	0	0	0
		Wake-up from Pin Changed	0	0	0	0	0	P	P	P

Address	Name	Reset Type	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
0x0B	IOCB	Bit Name	X	/PD6	/PD5	/PD4	X	/PD2	/PD1	/PD0
		Power-on	1	1	1	1	1	1	1	1
		/RESET and WDT	1	1	1	1	1	1	1	1
		Wake-up from Pin Changed	P	P	P	P	P	P	P	P
0x0C	IOCC	Bit Name	OD7	OD6	OD5	OD4	X	OD2	OD1	OD0
		Power-on	0	0	0	0	0	0	0	0
		/RESET and WDT	0	0	0	0	0	0	0	0
		Wake-up from Pin Changed	P	P	P	P	P	P	P	P
0x0D	IOCD	Bit Name	/PH7	/PH6	/PH5	/PH4	X	/PH2	/PH1	/PH0
		Power-on	1	1	1	1	1	1	1	1
		/RESET and WDT	1	1	1	1	1	1	1	1
		Wake-up from Pin Changed	P	P	P	P	P	P	P	P
0x0E	IOCE	Bit Name	WDTC	EIS	X	X	X	X	X	X
		Power-on	1	0	1	1	1	1	1	1
		/RESET and WDT	1	0	1	1	1	1	1	1
		Wake-up from Pin Changed	P	P	1	1	1	1	1	1
0x0F	IOCF	Bit Name	X	X	X	X	X	EXIE	ICIE	TCIE
		Power-on	1	1	1	1	1	0	0	0
		/RESET and WDT	1	1	1	1	1	0	0	0
		Wake-up from Pin Changed	1	1	1	1	1	P	P	P
0x10~0x2F	R10~R2F	Bit Name	-	-	-	-	-	-	-	-
		Power-on	U	U	U	U	U	U	U	U
		/RESET and WDT	P	P	P	P	P	P	P	P
		Wake-up from Pin Changed	P	P	P	P	P	P	P	P

X: not used.

U: unknown or don't care.

P: previous value before reset.

t: check Table 4

* P: If Bit 6 of CONT sets "0", then all the status of PC will be set to P.

If Bit 6 of CONT sets "1", then EM78P153 makes the status of PC wake up from address 08H.

2) /RESET 配置

参见图 10。当代码选项寄存器中的 RESET 位清为 0，则使能外部 /RESET。若置为 1，则使能内部




图10: 控制器复位示意图

3) 状态寄存器的 T、P 标志

RST、T、P 标志值，如表 4 所列，可用于判断单片机由什么唤醒或复位。表 5 列出了可改变 RST、T、P 值的事件。

表 4 复位后 RST、T、P 值

复位类型	RST	T	P
上电	0	1	1
/RESET 引脚工作模式下复位	0	*P	*P
/RESET 引脚休眠模式下唤醒	0	1	0
WDT 工作模式下溢出	0	0	*P
WDT 休眠模式下溢出	0	0	0
休眠模式下引脚变化唤醒	1	1	0

*P: 复位前状态

表 5 事件对 RST、T、P 的影响

事件	RST	T	P
上电	0	1	1
WDTC 指令	*P	1	1
WDT 溢出	0	0	*P
SLEEP 指令	*P	1	0
休眠模式下引脚变化唤醒	1	1	0

*P: 复位前状态

6.6. 中断

EM78P153 有如下 3 种情况可引起中断:

- (1) TCC 溢出。
- (2) PORT6 端口输入状态改变。
- (3) 外部中断信号。

在 PORT6 输入变化中断使能前, 读 R6 寄存器是必要的。PORT6 的每一个引脚均可具有这个功能, 处于输出状态的引脚及作 /INT 引脚的 P60 除外。

RF, 中断标志寄存器, 在相应位记录了中断请求情况。IOCF 位中断屏蔽寄存器。整体的中断使能或禁止由 ENI 或 DISI 指令完成。当中断发生时, 下一指令由地址 0X08 取出。一旦进入中断处理程序, 可轮流检测 RF 寄存器来确定中断源。退出中断处理子程序前, 必须清中断标志并使能中断以免重复中断。

不管是否允许中断, RF 寄存器的相应位会由中断置位。读 RF 的结果是 RF 和 IOCF 的逻辑与。参见图 11, RETI 指令结束中断子程并使能中断。




图11: 中断输入电路

当 INT 指令（若使能）产生中断时，下一指令将从地址 0X001 取出。

6.7. 振荡器

1) 振荡器模式

EM78P153 可工作在 4 种振荡器模式：内部 RC 振荡器模式（IRC），外部 RC 振荡器模式（ERC），高频晶振模式（HXT），低频晶振模式（LXT）。用户可通过对代码寄存器 OSC1、OSC2 两位编程来选择。表 6 叙述了如何定义这 4 种模式。表 7 给出了不同工作电压下晶振/谐振器的最高频率。

表 6 OSC1 和 OSC2 定义的振荡器模式

模式	OSC1	OSC2
IRC（内部 RC 振荡器模式）	1	1
ERC（外部 RC 振荡器模式）	1	0
HXT（高频 XTAL 振荡器模式）	0	1
LXT（低频 XTAL 振荡器模式）	0	0

表 7 最大工作频率总结

条 件	Vdd (V)	最高频率 (MHz)
两个时钟周期	2.0	1.0
	3.0	2.0
	4.0	4.0
	5.0	5.0
四个时钟周期	2.0	2.0
	3.0	3.58
	4.0	8.0
	5.0	10.0

2) 晶体振荡器/陶瓷谐振器 (XTAL)

EM78P153 可被 OSCI 引脚上的外部时钟驱动，如图 12 所示。




图12: 外部时钟输入电路




图 13 晶振/谐振器电路

在大多数应用中，引脚 OSCO 和 OSCI 上可接晶体或陶瓷谐振器来产生振荡。图 13 为电路。不论是 HXT 还是 LXT 模式都适用。表 8 为 C1、C2 的推荐值。由于各个谐振器特性不同，用户应参照其规格选择 C1、C2 的合适值。串联电阻 RS 对于低频模式和 AT strip cut 晶体是需要的。

3) 外部 RC 振荡器模式

在一些不需要精确计时的应用中，使用 RC 振荡器可以节省部分费用。尽管如此，还是应该注意到，RC 振荡器的频率与电压、电阻值、电容值、甚至工作温度均有关。并且各芯片之间由于过程差别，频率也略有不同。




图 14 晶振/谐振器电路（串联模式）




图16: 外部RC振荡器模式电路




图 15 晶振/谐振器电路（并联模式）

为了获得稳定的系统频率，电容值不能小于 20pF，电容值不能大于 1MΩ。如果它们不在该范围之内，频率将很容易受噪声、湿度、漏电的影响。

表 8 晶振或陶瓷谐振器电容选择

振荡器模式	频率模式	频率	C1 (PF)	C2 (PF)
陶瓷谐振腔	HXT	455KHz	100~150	100~150
		2.0MHz	20~40	20~40
		4.0MHz	10~30	10~30
晶体振荡器		32.768KHz	25	15
		100KHz	25	25
		200KHz	25	25
	HXT	455KHz	20~40	20~150
		1.0MHz	15~30	15~30
		2.0MHz	15	15
		4.0MHz	15	15

RC 振荡器的电阻 R 越小频率越高。另一方面，对于很小的电阻值，如 1kΩ，由于 NMOS 不能正确将电容放电，振荡器将变得不稳定。

基于上述原因，必须牢记电源电压、工作温度、RC 振荡器部件、封装形式及 PCB 布线方式均会影响系统频率。



表 9 RC 振荡器模式

电容	电阻	典型频率 (5V, 25°C)	典型频率 (3V, 25°C)
20PF	3. 3K	3. 92MHz	3. 63 MHz
	5. 1K	2. 67 MHz	2. 6 MHz
	10K	1. 4 MHz	1. 4 MHz
	100K	150 KHz	156 KHz
100PF	3. 3K	1. 4 MHz	1. 33 MHz
	5. 1K	940 KHz	917 KHz
	10K	476 KHz	480 KHz
	100K	50 KHz	52 KHz
300PF	3. 3K	595 KHz	570 KHz
	5. 1K	400 KHz	384 KHz
	10K	200 KHz	203 KHz
	100K	20. 9KHz	20 KHz

4) 内部 RC 振荡器模式

EM78P153 提供了一个通用的内部 RC 模式，其频率默认值为 4MHz。可通过对代码选项寄存器 CAL0~CAL2 编程来选择频率。如表 10 所示。

表 10 内部 RC 模式频率标定

CAL2	CAL1	CAL0	频率 (MHz)
1	1	1	4. 02
0	0	0	4. 24
1	0	0	4. 48
0	1	0	4. 73
1	1	0	5. 02
0	1	1	3. 83
1	0	1	3. 66
0	0	1	3. 51

6.8. 代码选择寄存器

EM78P153 有一个代码选择寄存器，它不属于常规程序存储器。在常规执行程序期间，它不可被访问。

12	11	10	9	8	7	6	5	4	3	2	1	0
RESET	/ENWDT	CLK	OSC1	OSC2	CS	SUT1	SUTO	TYPE	RCOUT	C2	C1	C0

第 12 位 (/RESET) 引脚 4 定义为 0 使能/RESET, 1 为禁止。

第 11 位 (/ENWDT) WDT 使能位 为 0 使能, 为 1 禁止。

第 10 位 (CLK) 指令周期定义位 为 0 表 2 个振荡周期, 为 1 表 4 个振荡周期。

第 9 位 (OSC1) 和第 8 位 (OSC2) 振荡模式选择位。

表 11 OSC1 和 OSC2 定义的振荡器模式

模式	OSC1	OSC2
IRC (内部 RC 振荡器模式)	1	1
ERC (外部 RC 振荡器模式)	1	0
HXT (高频 XTAL 振荡器模式)	0	1
LXT (低频 XTAL 振荡器模式)	0	0

第 7 位 (CS) 代码保密位 为 0 则保密, 为 1 不保密。

第 6 位 (SUT1) 和第 5 位 (SUT0) 建立时间位

表 12 起振时间编程选择

SUT1	SUT0	*起振时间
1	1	18ms
1	0	36ms
0	1	4.5ms
0	0	72ms

第 4 位 (TYPE) 类型选择位 0 为 EM78P153, 1 为 EM78P152。

第 3 位 (RCOUT) 引脚 3 功能选择位 0 表 P64, 1 表 OSCO。

第 2、1、0 位 (CAL2, CAL1, CAL0) 内部 RC 模式校准位。

表 13 内部 RC 模式频率标定

CAL2	CAL1	CAL0	*周期时间 (ns)	频率 (MHz)
1	1	1	248.5	4.02
0	0	0	236	4.24
1	0	0	223	4.48
0	1	0	211.4	4.73
1	1	0	199.1	5.02
0	1	1	260.8	3.83
1	0	1	273	3.66
0	0	1	285.3	3.51

6.9. 关于上电的问题

在电源稳定之前, 任何单片机均不能保证开始正常工作。EM78P153 具有检测电压 2.0V 的电压检测器 (POVD)。这就免去了外部复位电路。如果 vdd 上升的足够快 (10ms 或更少), 它将正常工作。然而, 在许多要求严格的应用中, 还是需要附加的外部电路来帮助解决上电问题。

6.10. 编程振荡器的建立时间

该选择字含有 SUT0 和 SUT1 位, 用于设置振荡器的建立时间, 其范围从 4.5 ms 到 72 ms。大多数石英晶体振荡器用于低频低功耗, 需要比较长的建立时间。表 12 说明了振荡器的建立时间值。

6.11. 外部上电复位电路

图 17 所示的电路使用了外部 RC 产生复位脉冲。脉冲宽度应足够长, 直至 vdd 达到最低工作电压。当电源上升慢时, 可使用该电路。由于 /RESET 引脚的漏电流约为 $5\mu\text{A}$, 建议 R 要大于 40K。这样, 引脚 /reset 上电压将保持在 0.2V 以下。二极管 D 作用是在掉电时充当短路回路。电容 C 将快速充分放电。限流电阻 Rin 用来避免过大的放电电流或静电放电 ESD 流入引脚 /RESET。




图17: 外部上电复位电路




图18: 残余电压保护电路1

6.12. 残存电压保护

有些应用中，如更换电池，v_{dd} 断开后几秒钟内便恢复。这将有一个小于 v_{dd} 最小值但又不为 0 的残存电压。这样将引起不正常复位。图 18、19 为残存电压保护电路。




图19：残余电压保护电路2

6.13. 指令集

6.14. 绝对最大范围

Items	Sym.	Condition	Rating
Temperature under bias	T_{OPR}		0°C to 70°C
Storage temperature	T_{STR}		-65°C to 150°C
Input voltage	V_{IN}		-0.3V to +6.0V
Output voltage	V_O		-0.3V to +6.0V

6.15. 电压检测器电气特性 ($T_a = 25^\circ\text{C}$)

Parameter	Symbol	Condition	Min.	Typ.	Max.	Unit
Detect voltage	V _{det}		1.8	2.0	2.2	V
Release voltage	V _{rel}			V _{det} x 1.05		V
Current consumption	I _{ss}	V _{DD} = 5V			5	μA
Operating voltage	V _{op}		0.7*		5.5	V
Temperature characteristic of V _{det}	$\Delta V_{det} / \Delta T_a$	0°C ≤ T _a ≤ 70°C			-2	mV/°C

* When the voltage of V_{DD} rises between V_{op}=0.7V and V_{det}, the output of voltage detector must be "Low".

6.16. 交流电气特性

Parameter	Symbol	Condition	Min.	Typ.	Max.	Unit
Input CLK duty cycle	Dclk		45	50	55	%
Instruction cycle time (CLKS="0")	Tins	XTAL Type	125		DC	ns
		RC Type	500		DC	ns
TCC input period	Ttcc		(Tins+20)/N*			ns
Device reset hold time	Tdrh	Ta = 25°C	9	18	30	ms
/RESET pulse width	Trst	Ta = 25°C	2000			ns
Watchdog Timer period	Twdt	Ta = 25°C	4.5	18	72	ms
Input pin setup time	Tset			0		ns
Input pin hold time	Thold			20		ns
Output pin delay time	Tdelay	Clod=20pF		50		ns

Note : N*= selected prescaler ratio.

The period of Watchdog Timer is determined by option code (bit6 and bit5).

6.17. 直流电气特性 (Ta=0°C ~ 70°C, V_{DD}=5.0V±5%, V_{SS}=0V)

Parameter	Sym.	Condition	Min.	Typ.	Max.	Unit
XTAL : VDD to 3V	F _{XT}	Two cycles with two clocks	DC		4.0	MHz
XTAL : VDD to 5V			DC		8.0	MHz
ERC : VDD to 5V	F _{RC}	R : 5.0KΩ , C : 39pF	F _{RC} ±20%	602	F _{RC} ±20%	KHz
IRC : VDD to 5V		R : 5.1KΩ	F _{RC} ±20%	4	F _{RC} ±20%	KHz
Input Leakage Current for input pins	I _{IL}	V _{IN} = V _{DD} , V _{SS}			±1	μA
Input High Voltage	V _{IH}	Port5,6	1.8			V
Input Low Voltage	V _{IL}	Port5,6			0.8	V
Input High Threshold Voltage	V _{IHT}	/RESET, TCC	2.0			V
Input Low Threshold Voltage	V _{ILT}	/RESET, TCC			0.8	V
Clock Input High Voltage	V _{IHX}	OSCI	2.5			V
Clock Input Low Voltage	V _{ILX}	OSCI			1.0	V
Output High Voltage (Port 5,6)	V _{OHI}	I _{OH} = -12.0mA	2.4			V
Output Low Voltage (P50~P53,P60~P63,P66~P67)	V _{OLI}	I _{OL} = 12.0mA			0.4	V
Output Low Voltage (P64,P65)	V _{OL2}	I _{OL} = 16.0mA			0.4	V
Pull-high current	I _{PH}	Pull-high active, input pin at V _{SS}	-50	-100	-240	μA
Pull-down current	I _{PD}	Pull-down active, input pin at V _{DD}	25	50	120	μA
Power-down current	I _{SB2}	All input and I/O pins at V _{DD} , output pin floating, WDT enabled			4	μA
Power-down current	I _{SB1}	All input and I/O pins at V _{DD} , output pin floating, WDT disabled			0.2	μA
Operating supply current (V _{DD} =3V) at two cycles/two clocks	I _{CC1}	/RESET='High', Fosc=32KHz(Crystal type,CLKS="0"), output pin floating, WDT disabled	15	15	30	μA
Operating supply current (V _{DD} =3V) at two cycles/two clocks	I _{CC2}	/RESET='High', Fosc=32KHz(Crystal type,CLKS="0"), output pin floating, WDT enabled		19	35	μA
Operating supply current (V _{DD} =5V) at two cycles/two clocks	I _{CC3}	/RESET='High', Fosc=2MHz (Crystal type,CLKS="0"), output pin floating			1.3	mA
Operating supply current (V _{DD} =5V) at two cycles/two clocks	I _{CC4}	/RESET='High', Fosc=4MHz (Crystal type,CLKS="0"), output pin floating			4.0	mA