



Fremont Micro Devices

# FT61F13

## 数据手册

### 主要特性

- 8-bit 基于 EEPROM 的 RISC MCU
- Program: 3k x 14; RAM: 256 x 8; Data: 128 x 8
- 8 / 10 / 14 / 16 / 20 引脚
- ADC: 真正的 12-bit 精度 ( $V_{ADC-REF} = 0.5V$  时为 11-bit 精度)
- 4 个定时器, 4 路独立 PWM – 1 路带死区控制
- 低 Standby, WDT 和工作电流
- POR, LVR, LVD – 单输入比较器
- 可配置源电流和灌电流
- 高 ESD, 高 EFT
- 低  $V_{DD}$  工作电压
- HIRC 可微调

Rev2.02

[www.fremontmicro.com](http://www.fremontmicro.com)

## 8-bit CPU (EEPROM)

- 37 条 RISC 指令: 2T or 4T
- 16 MHz / 2T ( $V_{DD} \geq 2.5$ )
- 多达 20 个引脚

## Memory

- PROGRAM: 3k x 14 bit (读/写保护)
- DATA: 128 x 8 bit (读保护)
- RAM: 256 x 8 bit
- 8 层硬件堆栈
- 用户密钥: Hex 加密/代码执行

## 工作条件 (5V, 25°C)

- $V_{DD}$  ( $V_{POR} \leq 1.9V$ )  $V_{POR} - 5.5V$   
(通过 POR 自动调整, 0°C 以上  $\leq 1.7V$ )
- 工作温度等级 1 -40 - +125 °C
- 工作温度等级 2 -40 - +105 °C
- 工作温度等级 3 -40 - +85 °C
- 低 Standby 0.2  $\mu A$
- WDT 1.5  $\mu A$
- 正常模式 (16 MHz) 190  $\mu A$ /mips
- 低功耗模式 (32 kHz) 8 $\mu A$

## 高可靠性

- 100 万次擦写次数 (typical)
- > 20 年 / 125°C 存储 (typical)
- ESD > 8 kV, EFT > 5.5 kV

## ADC (12-bit)

- 真正 12-bit 精度 ( $\leq 850$  kHz ADC 时钟)
- 8 + 1 通道
- $V_{ADC-REF}$ 
  - ✓ 内部: 0.5, 2.0, 3.0,  $V_{DD}$
  - ✓ 外部: +, - 可选
- 自动阈值比较和中断

## PWM (Total 4)

- 支持在 SLEEP 下运行
- 共 4 个通道 (相同周期):
  - ✓ 独立: 占空比, 极性
- 1 个通道 (多达 6 个 I/O):
  - ✓ 互补输出+死区
- 自动故障刹车 (I/O, LVD, ADC)
- XOR, XNOR 第 2 功能
- 单脉冲模式; 蜂鸣器模式

## Timers

- WDT (16-bit): 7-bit 后分频

- Timer0 (8-bit): 8-bit 预分频
- Timer1 (12-bit)
- Timer2 (16-bit): 4-bit 预分频和后分频
- 支持在 SLEEP 下运行
- LIRC, 1 or 2x {指令时钟, HIRC, 晶振}, 2x EC

## I/O PORTS (多达 18 个 I/O)

- 上拉/下拉电阻
- 开漏
- 8 个 I/O 源电流: 3, 6 or 18mA (5V, 25°C)
- 8 个 I/O 漏电流: 35 or 53 mA (5V, 25°C)
- 8 个 I/O: 中断/唤醒

## 电源管理

- SLEEP
- LVR: 2.0, 2.2, 2.5, 2.8, 3.1, 3.6, 4.1 (V)
- LVD: 1.2, 1.8, 2, 2.4, 2.7, 3, 3.3, 3.6, 4 (V)  
(LVD 也具备可选极性的单输入比较器功能)

## 系统时钟 (SysClk)

- HIRC 高速内部振荡器
  - ✓ 16MHz  $\leq \pm 1.5\%$  typical (2.5-5.5V, 25°C)
  - ✓ 可微调
  - ✓ 1, 2, 4, 8, 16, 32, 64 分频
- LIRC 低功耗低速内部振荡器
  - ✓ 32 kHz 或 256 kHz
- EC 外部时钟 (I/O 输入)
- LP / XT 晶振输入
  - ✓ 双速时钟启动 (HIRC 或 LIRC)
  - ✓ 故障保护时钟监控

## 其他特性 (欢迎垂询)

- ADC 低侧 0.12mV 分辨率, 0.24mV 精度, 适用于电流检测
- 13.56 MHz 载波
- 用于锂电池的 3.2V - 4.7V 监控
- $\frac{1}{2} V_{DD}$  LCD 偏置

## 集成开发环境 (IDE)

- 片上调试 (OCD), ISP
- 3 个硬件断点
- 软复位, 暂停, 单步, 运行等


## 封装

- SOP8 MSOP10 SOP14 SOP16  
SOP20 TSSOP20 DIP20 QFN20

## 产品信息和选型表

型号	I/O 数	封装
FT61F131B- <u>ab</u>	6	SOP8
FT61F13F- <u>ab</u>	8	MSOP10
FT61F132A- <u>ab</u>	12	SOP14
FT61F133A- <u>ab</u>	14	SOP16
FT61F133B- <u>ab</u>		
FT61F135- <u>ab</u>	18	SOP20
FT61F135- <u>Tab</u>		TSSOP20
FT61F135- <u>Dab</u>		DIP20
FT61F135- <u>Nab</u>		QFN20

此处 a = R; RoHS  
          = G; Green  
      b = B; Tube  
          = T; T&R



### MCU 产品订购信息

**文档修改历史**

日期	版本	描述
2020-03-23	1.10	初版
2020-11-01	2.00	全面优化版本 (请忽略初版)
2020-12-30	2.01	添加 FT61F133B-RB 引脚图
2021-08-12	2.02	更新 MCU 产品订购信息

## 目录

1. 结构框图和引脚.....	7
1.1 引脚图.....	8
1.2 引脚描述--按功能分类.....	10
2. I/O 端口.....	12
2.1 I/O 端口相关寄存器汇总.....	14
2.2 I/O 配置.....	15
3. 上电复位 (POR).....	17
3.1 初始化配置时序.....	17
4. 系统复位.....	19
4.1 系统复位相关寄存器汇总.....	20
4.2 欠压复位 (Brown-Out Reset, LVR / BOR).....	20
4.3 非法指令复位 (Illegal Instruction Reset).....	21
4.4 看门狗定时器 (Watch Dog Timer, WDT) 复位.....	21
4.5 外部 I/O 系统复位 /MCLR.....	22
4.6 检测上次复位类型.....	22
5. 低电压检测/比较器 (LVD).....	23
5.1 LVD 相关寄存器汇总.....	23
6. 振荡器和系统时钟.....	24
6.1 振荡器模块相关寄存器汇总.....	25
6.2 内部时钟模式 (HIRC 和 LIRC).....	26
6.3 外部时钟模式 (EC / LP / XT).....	27
6.3.1 EC 模式.....	27
6.3.2 LP 和 XT 模式.....	27
6.4 HIRC, LIRC 和 EC 时钟的内部切换.....	29
7. 定时器 (TIMERS).....	30
7.1 看门狗定时器 (Watch Dog Timer, WDT).....	31
7.1.1 WDT 相关寄存器汇总.....	32
7.1.2 WDT 的设置和使用.....	33
7.1.3 在 Timer0 和 WDT 之间切换分频电路.....	33
7.2 定时器 0 (TIMER0).....	34
7.2.1 Timer0 相关寄存器汇总.....	35

7.3	定时器 1 (TIMER1).....	36
7.3.1	Timer1 相关寄存器汇总 .....	37
7.3.2	TMR1 寄存器的读/写操作 .....	37
7.4	定时器 2 (TIMER2).....	38
7.4.1	Timer2 相关寄存器汇总 .....	39
7.4.2	TMR2 寄存器的读/写操作.....	40
8.	SLEEP 睡眠模式 (POWER-DOWN) .....	41
8.1	进入 SLEEP.....	41
8.2	从 SLEEP 中唤醒 .....	42
9.	中断 (INTERRUPTS).....	43
9.1	中断相关寄存器汇总 .....	44
9.2	PA4-INT 和 PORTA 端口变化中断.....	46
10.	PWM.....	47
10.1	PWM 相关寄存器汇总 .....	48
10.2	时钟源.....	50
10.3	周期 (Period) .....	50
10.4	占空比 (Duty Cycle).....	50
10.5	死区 (Deadband) 时间 .....	51
10.6	故障刹车 (Fault-Break) 功能.....	51
10.7	周期和占空比寄存器的更新.....	52
10.8	PWM 输出 .....	53
10.9	(P1C, P1D) 和 (P1B, P1C) 的第 2 功能输出.....	53
11.	数据 EEPROM (DATA EEPROM) .....	55
11.1	DATA EEPROM 相关寄存器汇总 .....	55
11.2	写 DATA EEPROM .....	56
11.3	读 DATA EEPROM .....	57
11.4	自动擦除功能.....	57
12.	12-bit 模/数转换器 (ANALOG TO DIGITAL CONVERTER, ADC).....	58
12.1	ADC 相关寄存器汇总 .....	59
12.2	ADC 配置.....	62
12.2.1	ADC 触发和延时配置 .....	63

12.2.2	ADC 中止转换.....	64
12.2.3	中断.....	64
12.3	ADC 采样时间.....	65
12.4	ADC 最短采样时间.....	65
12.5	ADC 转换步骤示例.....	66
13.	存储区读/写保护.....	68
14.	低功耗模式 (LOW POWER MODE).....	68
15.	指令集 (INSTRUCTION SET).....	69
16.	特殊功能寄存器 (SPECIAL FUNCTION REGISTERS, SFR).....	71
16.1	初始化配置寄存器.....	71
16.2	用户寄存器.....	73
16.3	STATUS 寄存器.....	78
16.4	PCL 和 PCLATH.....	79
17.	电气特性.....	80
17.1	极限参数.....	80
17.2	工作特性.....	80
17.3	POR, LVR, LVD.....	81
17.4	I/O 端口电路.....	82
17.5	工作电流 (I <sub>DD</sub> ).....	82
17.6	内部振荡器.....	83
17.7	ADC (12 bit) 和 ADC VREF.....	84
17.8	Program 和 Data EEPROM.....	86
17.9	EMC 特性.....	86
18.	特性图.....	87
19.	封装信息.....	93
	联系信息.....	101

1. 结构框图和引脚




图 1-1 系统结构框图

标准缩写列表如下：

缩写	描述
CPU	Central Processing Unit
SFR	Special Function Registers
SRAM	Static Random Access Memory
DROM	Data EEPROM
PROM	Program EEPROM
Timers	Timer0, Timer1, Timer2
PWM	Pulse Width Modulator
ADC	Analog to Digital Converter
LVD	Low Voltage Detect / comparator
OCD	On Chip Debug
I/O	Input / Output



## 1.1 引脚图




图 1-2 SOP8 <sup>1 2</sup>




图 1-3 MSOP10 <sup>2</sup>




图 1-4 SOP14 <sup>2</sup>




图 1-5 SOP16 <sup>2</sup>




图 1-6 SOP16 <sup>2</sup>

<sup>1</sup> SOP8: PB3 和 PC0 共同打线到 pin-3, PA1 和 PA4 共同打线到 pin-6。如果需将 PB3 和 PC0 同时设置为输出, 则需满足 PORTB3 = PORTC0, 另外上拉/下拉的设置也不能与输出值相反, PA1 和 PA4 同理。此外, 因 PC0 (ISPCLK)为烧录调试时钟脚, 而 PB3 和 PC0 打线在一起, 因此在芯片复位后的 20ms 内, 禁止将 PB3 设置成输出, 以免影响烧录调试功能。

<sup>2</sup> 对于<20-pin 封装品, 封装时已将 PA3 和 PA5 打线到 GND, 因此禁止将其设置成输出高或使能上拉。




图 1-7 SOP20 / TSSOP20 / DIP20




图 1-8 QFN20 <sup>3</sup>

<sup>3</sup> QFN20: 底部裸露的焊垫与 GND 连在一起。

## 1.2 引脚描述---按功能分类

所有引脚名及其功能列表如下 (表 1-1):

功能	描述	引脚名	对应 GPIO	8 pins	10 pins	14 pins	16(A) pins	16(B) pins	20 pins	QFN20 pins	
电源		VDD		1	1	1	1	16	20	6	
		GND		8	10	14	16	1	1	4	
GPIO	上拉/下拉, 开漏, 数字输入, 数字输出	PC1		2	2	2	2	2	2	9	
		PC0		(3) <sup>1</sup>	3	3	3	3	3	3	8
		PB7				4	4	4	4	4	10
		PB6				5	5	5	5	5	11
		PB5		4		6	6	6	6	6	12
		PB4								7	13
		PB3		(3) <sup>1</sup>	4		7	7	8	8	14
		PB2			5	7	8	8	9	9	15
		PB1								10	16
		PB0		5		9	9	11	11	19	19
		PA7			6	8	10	10	12	12	18
		PA6				9	11	11	13	13	17
		PA5								14	20
		PA4		(6) <sup>1</sup>	7	10	12	12	15	15	1
		PA3								16	2
		PA2			8	11	13	13	17	17	3
PA1		(6) <sup>1</sup>		12	14	14	18	18	5		
PA0		7	9	13	15	15	19	19	7		
LVD	输入	ELVD0	PB6			5	5	5	5	11	
		ELVD1	PB5	4		6	6	6	6	12	
		ELVD2	PA1	(6) <sup>1</sup>		12	14	14	18	5	
		ELVD3	PA0	7	9	13	15	15	19	7	
		ELVD4	PA2		8	11	13	13	17	3	
时钟	输出	CLKO	PB0	5			9	9	11	19	
	输出	[CLKO]	PA2		8	11	13	13	17	3	
	Timer0 时钟	T0CKI	PA2		8	11	13	13	17	3	
	OSC +	OSC1	PC1	2	2	2	2	2	2	9	
	OSC -	OSC2	PC0	(3) <sup>1</sup>	3	3	3	3	3	8	
ISP 调试	ISP-Data	ISPDAT	PC1	2	2	2	2	2	2	9	
	ISP-CLK	ISPCK	PC0	(3) <sup>1</sup>	3	3	3	3	3	8	
	ISP-Data1	[ISPDAT1]	PA7			8	10	10	12	18	
	ISP-CLK1	[ISPCLK1]	PA6			9	11	11	13	17	
外部复位	上拉	/MCLR	PB7			4	4	4	4	10	
PA4 边沿中断		PA4-INT	PA4	(6) <sup>1</sup>	7	10	12	12	15	1	

功能	描述	引脚名	对应 GPIO	8 pins	10 pins	14 pins	16(A) pins	16(B) pins	20 pins	QFN20 pins
PORTA 端口变化 中断	输入	PA7			6	8	10	10	12	18
		PA6				9	11	11	13	17
		PA5							14	20
		PA4		(6) <sup>1</sup>	7	10	12	12	15	1
		PA3							16	2
		PA2			8	11	13	13	17	3
		PA1		(6) <sup>1</sup>		12	14	14	18	5
		PA0			7	9	13	15	15	19
ADC	输入	AN7	PB5	4		6	6	6	6	12
		AN6	PB0	5			9	9	11	19
		AN5	PA7		6	8	10	10	12	18
		AN4	PA6			9	11	11	13	17
		AN3	PA4	(6) <sup>1</sup>	7	10	12	12	15	1
		AN2	PA2		8	11	13	13	17	3
		AN1	PA1	(6) <sup>1</sup>		12	14	14	18	5
		AN0	PA0		7	9	13	15	15	19
	触发	ADC_ETR	PA4		7	10	12	12	15	1
	V <sub>REF-</sub>	VREFN	PA5						14	20
V <sub>REF+</sub>	VREFP	PA4	(6) <sup>1</sup>	7	10	12	12	15	1	
PWM1 (死区)		P1A0	PA6			9	11	11	13	17
		[P1A1]	PB5	4		6	6	6	6	12
		[P1A2]	PA1	(6) <sup>1</sup>		12	14	14	18	5
	/PWM1	P1A0N	PB1						10	16
	/PWM1	[P1A1N]	PB6			5	5	5	5	11
	/PWM1	[P1A2N]	PA0	7	9	13	15	15	19	7
PWM2		P1B0	PA7		6	8	10	10	12	18
		[P1B1]	PB7			4	4	4	4	10
PWM3		P1C0	PB2		5	7	8	8	9	15
		[P1C1]	PB0	5			9	9	11	19
PWM4		P1D0	PB3	(3) <sup>1</sup>	4		7	7	8	14
		[P1D1]	PA3						16	2
		[P1D2]	PA2		8	11	13	13	17	3
PWM 故障刹车输入		BKIN	PA4	(6) <sup>1</sup>	7	10	12	12	15	1

表 1-1 按功能分类的引脚描述

## 2. I/O 端口

根据封装类型的不同, FT61F13x 系列芯片最多有 18 个 I/O 引脚可用, 共分为 3 组: PORTA (8)、PORTB (8) 和 PORTC (2)。表 2-1 列出了所有 I/O 引脚的功能。




图 2-1 PORT 端口结构框图

所有 I/O 引脚均具有以下功能 (表 2-3, 表 2-4):

- 数字输出
- 数字输入
- 开漏
- 弱上拉
- 弱下拉

此外，部分 I/O 具有以下特殊功能：

1. 烧录调试引脚 (ISP-Data, ISP-CLK, ISP-Data1, ISP-CLK1)，硬件内部连接，不需设置。
2. 通过 IDE 界面配置，且在芯片初始化配置时加载的功能 (表 2-2)：
  - 外部时钟/晶振输入 (OSC1, OSC2)
  - 系统外部复位 (/MCLR)B)
  - 内部时钟输出
3. 通过指令对相应 I/O 引脚进行配置的其他功能，可分为 3 类：
  - a. 数字输出
    - PWM
  - b. 数字输入
    - PWM 故障刹车
    - 外部边沿中断
    - GPIO 端口变化中断
    - ADC 触发 (ADC\_ETR)
    - Timer0 时钟输入
  - c. 模拟输入
    - LVD / BOR
    - ADC
    - V<sub>REF+</sub>
    - V<sub>REF-</sub>

引脚名	ISP 调试	时钟	ADC	中断	LVD	PWM	数字 I/O 上拉/下拉 开漏	源电流 (mA)	灌电流 (mA)
PA0			AN0	√	ELVD3	PWM 1N	√	24	55
PA1			AN1	√	ELVD2	PWM 1	√	24	55
PA2		输出	AN2	√	ELVD4	PWM 4	√	18	53
PA3				√		PWM 4	√	24	55
PA4			AN3 (V <sub>REF+</sub> )	√ + INT		(BKIN)	√	24	55
PA5			(V <sub>REF-</sub> )	√			√	24	55
PA6	CLK1		AN4	√		PWM 1	√	24	55
PA7	DATA1		AN5	√		PWM 2	√	24	55
PB0		输出	AN6			PWM 3	√	24	55
PB1						PWM 1N	√	24	55
PB2						PWM 3	√	3, 6, 18	35, 53
PB3						PWM 4	√	3, 6, 18	35, 53
PB4							√	3, 6, 18	35, 53
PB5			AN7		ELVD1	PWM 1	√	3, 6, 18	35, 53
PB6					ELVD0	PWM 1N	√	3, 6, 18	35, 53
PB7				/MCLR)B)		PWM 2	√	3, 6, 18	35, 53
PC0	CLK	OSC-					√	3, 6, 18	35, 53
PC1	DATA	OSC+					√	3, 6, 18	35, 53
注		T0CKI = PA2	Trigger = PA4					V <sub>DD</sub> =5, V <sub>DS</sub> =0.5	

表 2-1 I/O 端口功能

注： PC0-1 和 PB2-7 支持 3 档可配置源电流驱动能力 (参阅 “PSRCBx” 和 “PSRCC”，表 2-4)，和 2 档可配置灌电流驱动能力 (参阅 “PSINKx”，表 2-4)。

## 2.1 I/O 端口相关寄存器汇总

名称	功能	默认
RDCTRL	当 TRISx = 0 (输出使能) 时, 读 PORTx 寄存器的返回值 <ul style="list-style-type: none"> <li>输入锁存器</li> <li>输出锁存器</li> </ul>	输出锁存器
MCLRE	外部 I/O 复位	关闭
FOSC	<ul style="list-style-type: none"> <li>LP: PC1 (+) 和 PC0 (-) 接外部低速晶振</li> <li>XT: PC1 (+) 和 PC0 (-) 接外部高速晶振</li> <li>EC: PC1 (+) 接外部时钟输入, PC0 为 I/O</li> <li>INTOSC: PB0 或 PA2 输出“指令时钟”, PC0 和 PC1 为 I/O</li> <li>INTOSCIO: PC0 和 PC1 为 I/O</li> </ul>	INTOSCIO

表 2-2 I/O 相关初始化配置寄存器

名称	地址	bit 7	bit 6	bit 5	bit 4	bit 3	bit 2	bit 1	bit 0	复位值
ANSEL0	0x11E	ANSEL0[7:0]								0000 0000
TRISA	0x85	TRISA[7:0], PORTA 方向控制								1111 1111
TRISB	0x86	TRISB[7:0], PORTB 方向控制								1111 1111
TRISC	0x87	-					PORTC 方向控制			---- --11
PORTA	0x05	PORTA 输出寄存器								xxxx xxxx
PORTB	0x06	PORTB 输出寄存器								xxxx xxxx
PORTC	0x07	-					PORTC 输出寄存器			---- --xx
WPUA	0x95	PORTA 弱上拉								1111 1111
WPUB	0x10D	PORTB 弱上拉								0000 0000
WPUC	0x93	-					PORTC 弱上拉			---- --00
WPDA	0x89	PORTA 弱下拉								0000 0000
WPDB	0x10E	PORTB 弱下拉								0000 0000
WPDC	0x8D	-					PORTC 弱下拉			---- --00
ODCONA	0x105	PORTA 开漏								0000 0000
ODCONB	0x106	PORTB 开漏								0000 0000
ODCONC	0x107	-					PORTC 开漏			---- --00
PSRCB1	0x88	PB5, PB4, PB3, PB2 源电流设置								1111 1111
PSRCB2	0x10C	-				PB7, PB6 源电流设置				---- 1111
PSRCC	0x94	-				PC1, PC0 源电流设置				---- 1111
PSINKB	0x10F	PORTB 灌电流设置						-		0000 0000
PSINKC	0x9F	-						PORTC 灌电流设置		---- --00
IOCA	0x96	IOCA[7:0]: PORTA 端口变化中断设置								0000 0000
OPTION	0x81	/PAPU	INTEDG	T0CS	T0SE	PSA	PS2	PS1	PS0	1111 1111

表 2-3 I/O 相关用户寄存器的地址和复位值

名称	状态		寄存器	地址	复位值
TRISA	PORTA	PORT端口数字输出 (方向控制) 1 = 关闭 0 = 使能 (关闭上拉/下拉)	TRISA[7:0]	0x85	RW-1111 1111
TRISB	PORTB		TRISB[7:0]	0x86	RW-1111 1111
TRISC	PORTC		TRISC[1:0]	0x87	RW-11
ANSEL0	1 = 关闭上拉/下拉, 及数字输入 (仅适用于8个ADC通道) 0 = (无动作)		ANSEL0[7:0]	0x11E	RW-0000 0000
/PAPU	1 = 关闭所有 PORTA 上拉功能 0 = 上拉由 WPUA 控制		OPTION[7]	0x81	RW-1
WPUA	PORTA	弱上拉 1 = 使能 (PORTA 默认值) 0 = 关闭 (PORTB, C 默认值)	WPUA[7:0]	0x95	RW-1111 1111
WPUB	PORTB		WPUB[7:0]	0x10D	RW-0000 0000
WPUC	PORTC		WPUC[1:0]	0x93	RW-00
WPDA	PORTA	弱下拉 1 = 使能 0 = 关闭	WPDA[7:0]	0x89	RW-0000 0000
WPDB	PORTB		WPDB[7:0]	0x10E	RW-0000 0000
WPDC	PORTC		WPDC[1:0]	0x8D	RW-00
ODCONA	PORTA	开漏 1 = 使能 0 = 关闭	ODCONA[7:0]	0x105	RW-0000 0000
ODCONB	PORTB		ODCONB[7:0]	0x106	RW-0000 0000
ODCONC	PORTC		ODCONC[1:0]	0x107	RW-00
PORTA	PORTA	数据输出寄存器	PORTA[7:0]	0x05	RW-xxxx xxxx
PORTB	PORTB		PORTB[7:0]	0x06	RW-xxxx xxxx
PORTC	PORTC		PORTC[1:0]	0x07	RW-xx
PSINKB	PB7-PB2	灌电流 (mA) 1 = 53                      0 = <u>35</u>	PSINKB[7:2]	0x10F	RW-0000 00
PSINKC	PC1, PC0		PSINKC[1:0]	0x9F	RW-00
PSRCB1[7:6]	PB5	源电流 (mA) (00) = 3 (01) = 6 / (10) = 6 (11) = <u>18</u>	PSRCB1[7:6]	0x88	RW-11
PSRCB1[5:4]	PB4		PSRCB1[5:4]	0x88	RW-11
PSRCB1[3:2]	PB3		PSRCB1[3:2]	0x88	RW-11
PSRCB1[1:0]	PB2		PSRCB1[1:0]	0x88	RW-11
PSRCB2[3:2]	PB7		PSRCB2[3:2]	0x10C	RW-11
PSRCB2[1:0]	PB6		PSRCB2[1:0]	0x10C	RW-11
PSRCC[3:2]	PC1		PSRCC[3:2]	0x94	RW-11
PSRCC[1:0]	PC0		PSRCC[1:0]	0x94	RW-11

表 2-4 I/O 相关用户寄存器

## 2.2 I/O 配置

每个 PORT 端口, 均需根据其相应功能配置以下 4 个模块(表 2-5):

- 弱上拉
- 弱下拉
- 数字输入
- 数字输出



功能	数字输入	上拉/下拉	数字输出	设置
ISP-DATA	On	Off	On	(硬件内置, 忽略指令)
ISP-CLK	On	Off	Off	(硬件内置, 忽略指令)
/MCLRB	On	上拉	Off	(初始化配置, 忽略指令)
时钟输出	(忽略)	Off	On	(初始化配置, 忽略指令)
OSC+ (EC)	On	(可选)	Off	(初始化配置, 忽略指令)
OSC+ / OSC- (LP, XT)	Off	Off	Off	(初始化配置, 忽略指令)
ADC	Off	Off	Off	TRISx = 1; ANSEL0x = 1
LVD	Off <sup>(5)</sup>	Off	Off	TRISx = 1; ANSEL0x = 1 (除 PB6 外)
V <sub>REF+</sub> / V <sub>REF-</sub>	Off	Off	Off	TRISx = 1
Timer0 时钟	On	(可选)	Off	TRISx = 1
ADC 触发	On	(可选)	Off	TRISx = 1
端口变化中断	On	(可选)	Off	TRISx = 1
PA4-INT	On	(可选)	Off	TRISx = 1
BKIN	On	(可选)	Off	TRISx = 1
数字输入	On	(可选)	Off	TRISx = 1
PWM	On	Off	On	TRISx = 0
数字输出	On	Off	On	TRISx = 0

**表 2-5** I/O 配置标志和用户寄存器

注:

1. TRISx = 0: “数字输出” 使能, “上拉/下拉” 自动关闭 (忽略 WPDx, WPUx)。
2. TRISx = 1: “数字输出” 关闭。
3. ANSEL0x = 1: “上拉”、“下拉”、“数字输入” 自动关闭 (忽略 WPDx, WPUx)。
4. 可关闭 “数字输入” 的唯一指令为 “ANSEL0x = 1”。
5. 将 PORT 端口设置为 LVD 输入时, 其 “数字输入”、“上拉” 和 “下拉” 功能被自动关闭。当 LVD 输入需要在不同的通道之间切换使用时, 通过设置 “ANSEL0x = 1” 可关闭当前未被选择通道的 “数字输入”, 但 PB6 无 ANSEL0x 控制, 无法关闭 “数字输入”, 因此不应仅在部分时间作为 LVD 输入。
6. “/PAPU = 1” 关闭所有 PAX 端口的 “弱上拉” 功能。PBx 和 PCx 没有此类控制位。
7. /MCLR 使能: PB7 的弱上拉功能自动使能 (忽略 WPUB[7]); 读 PORTB[7] 的值为 “0”。
8. 对 PORTx 数据输出寄存器进行写操作, I/O 端口将输出相应的逻辑电平。每组多达 8 个 I/O 的数据寄存器共用相同的地址, 写操作实际执行 ‘读-修改-写’ 的过程, 即先读取该组 PORTx 端口锁存器值 (输出或输入), 然后修改, 再写回 PORTx 数据寄存器。
9. 数字输出和数字输入功能可以共存, 有些应用需要同时使能数字输出和数字输入。
10. 当 TRISx = 0 时, 通过 IDE 界面可选择读取 PORTx 输出或输入锁存器的值。
11. 完全复位或系统复位时, PORTx 寄存器不会复位, 但 TRISx 将被重置为 “1”, 从而关闭输出。

PA4-INT 和 PORTA 端口变化中断的设置, 请参阅 [章节 9](#) “中断”。

### 3. 上电复位 (POR)

上电过程，即  $V_{DD}$  从低于 Power-On-Reset 电压( $V_{POR}$ )上升至高于  $V_{POR}$  的过程。当 CPU 重新上电时， $V_{DD}$  可能没有完全放电至 0V。

1. 当  $V_{DD}$  低于  $V_{POR}$  时，CPU 处于完全复位状态。
  - a. 所有校准配置寄存器不复位。除 TMR0、PORTx、Z、HC、C、FSR、INDF、ADRESL、ADRESH 和 SRAM 以外 (参阅 [章节 16](#) "特殊功能寄存器") 的其他特殊功能寄存器 (Special Function Registers, SFR) 均处于复位状态。而不复位的寄存器如 SRAM，将保持其数据直至  $V_{DD}$  降至 0.6V(典型值)以下，当  $V_{DD}$  低于 0.6V 时，其值为不确定值。
  - b. 程序计数器 PC = 0x00，指令寄存器 = "NOP"，堆栈指针 = "TOS" (栈顶)。
2. 当  $V_{DD}$  上升至  $V_{POR}$  以上时，芯片开始初始化配置(BOOT)过程。
3. 初始化配置完成后，指令将从 PC = 0x00 地址开始执行。

常温(25°C)下， $V_{POR}$  的典型值~1.6V，低温(-40°C)上升至~1.9V。当  $V_{DD} \geq V_{POR}$  时，CPU 可在较低的速度 8 MHz / 2T 下工作，因此单独运用 POR 特性即可预防低电压故障，同时也使得  $V_{DD}$  的工作范围可随温度变化自动调整。此特性对于用电池供电的系统来说很重要，在典型的电池工作环境中，当电池电压低至~1.5V 时，CPU 仍可工作，从而提高电池使用寿命。

注：

1.  $V_{POR}$  不可配置。
2. POR 的硬件电路默认为开启状态，当  $V_{DD}$  电压低于  $V_{POR}$  时即执行电源复位，而不仅仅是在上电时执行。

#### 3.1 初始化配置时序

名称	功能	默认
PWRTEB	上电延时定时器, 初始化配置完成后额外延时~64ms	关闭
CSUMENB	程序空间校验和验证功能	关闭

**表 3-1 初始化配置**

以上 2 种初始化配置，均由 IDE 界面设置，不能通过指令修改。初始化配置过程：

1. CPU 空闲等待~8ms；
2. 从非易失性存储器中加载初始化配置寄存器值，该过程~24us。这些寄存器值由 IDE 预先设置，不受指令影响；
3. 如果使能上电延时定时器(Power-On-Timer, PWRT)，CPU 将额外空闲等待~64ms；
4. 如果使能校验和(Checksum, CSUM)，该功能将对整个程序空间进行累加并校验。
  - a. 如果校验失败，CPU 将从空闲等待~8ms 开始重新启动初始化配置过程；
  - b. 如果校验成功，且没有其他复位条件限制，则 CPU 开始执行指令；




图 3-1 上电时序 (PWRT 和 Checksum 使能)




图 3-2 上电过程所需最小 PWRT 时间

如果 CPU 需要在 16MHz / 2T 的速度下运行，那么在初始化配置(BOOT)结束时  $V_{\text{DD}}$  必须高于 2.5V。通过使能 PWRT，可使初始化配置时间从 $\sim 8\text{ms}$  增加至 $\sim 72\text{ms}$ ，从而提高电源系统的稳定时间。

在以 16MHz / 2T 的速度运行的同时，应使能 LVR 且设置  $V_{\text{BOR}} \geq 2.5\text{V}$ 。另外，可通过指令控制 LVR 使能的频率来不时地监测  $V_{\text{DD}}$ ，而无需一直使能(参阅“LVREN”，“SLVREN”)以降低功耗。

注:

1.  $V_{\text{DD}}$  上电过程不可以太慢，另外不建议  $V_{\text{DD}}$  的电容  $C_{\text{VDD}} \geq 22 \mu\text{F}$ ；
2.  $V_{\text{DD}}$  电容值以 1 到  $10\mu\text{F}$  为佳。出于 EFT 性能考虑， $C_{\text{VDD}} < 1\mu\text{F}$  可能太小；
3. 如果可以接受启动延时，那么建议使能 PWRT 和 CSUM 以提高 CPU 的稳定性；

## 4. 系统复位

与 POR 不同，系统复位(system reset) 并不会完全复位。系统复位时，CPU 是否启动初始化配置过程则取决于复位触发类型和配置。若启动初始化配置则空闲等待~8ms，然后重新加载初始化配置寄存器值，如果使能 PWRT 将额外延时~64ms，随后系统正常启动。在系统复位中：

- 除初始化配置寄存器外，POR 过程中被重置的寄存器在系统复位时也会被同样重置；
- 程序计数器 PC = 0x00，指令寄存器 = “NOP”，堆栈指针 = “TOS” (栈顶)；

除仿真调试的 OCD(On-Chip Debugger) 模块外，可配置以下 4 种事件来触发系统复位：

1. 欠压复位 (LVR / BOR) – 总会启动初始化配置；
2. 非法指令复位 – 如果使能 “IRBTE” 则启动初始化配置；
3. 看门狗定时器 (WDT) – 如果 CPU 处于非 SLEEP 状态且使能 “WDTBTE” 则启动初始化配置；
4. 外部 I/O 复位 (/MCLR) – 如果使能 “MRBTE” 则启动初始化配置；

注： 如果可以接受更长的系统重启时间，则建议使能初始化配置过程(BOOT)以提高系统的稳定性。




图 4-1 复位电路结构框图

注意：**如果使能了初始化配置过程的 /MCLR 复位发生在 PWRT 的后 32ms 内，MCU 将挂起。**因此如果使用 /MCLR 功能，建议关闭 PWRT，或初始化配置时使能 WDT (IDE 界面) 来避免故障，否则只能通过 LVR 或 POR 重启系统，但对于不关机(无电源开关)的系统，或只会偶尔断电(电池供电)的系统，不会产生 LVR 或 POR。

### 4.1 系统复位相关寄存器汇总

系统复位的大多数设置均由 IDE 界面配置，而不能通过指令修改。

名称	功能	默认
LVRS	7 档 $V_{BOR}$ 电压(V): 2.0 / 2.2 / <u>2.5</u> / 2.8 / 3.1 / 3.6 / 4.1	2.5
LVREN	<u>LVR</u> <ul style="list-style-type: none"> <li>• 使能</li> <li>• <u>关闭</u></li> <li>• 非 SLEEP 模式下使能</li> <li>• 通过指令控制 (SLVREN)</li> </ul>	关闭
WDTE	<u>WDT</u> <ul style="list-style-type: none"> <li>• 使能 (指令不能禁止)</li> <li>• <u>由指令控制 (SWDTEN)</u></li> </ul>	SWDTEN 控制
MCLRE	外部 I/O 复位	关闭
WDTBTE	WDT 复位启动初始化配置过程	关闭
IRBTE	非法指令复位启动初始化配置过程	关闭
MRBTE	MCLRE 复位启动初始化配置过程	关闭

表 4-1 复位相关初始化配置寄存器

### 4.2 欠压复位 (Brown-Out Reset, LVR / BOR)

当  $V_{DD}$  值降低并低于预设的欠压值 ( $V_{BOR}$ ) 超过  $T_{BOR}$  时间时，就会出现欠压状态。 $T_{BOR}$  大概为 3 到 4 个 LIRC 时钟周期 (~94 – 125us, 如果未预先启动, LIRC 将自动开启)。当  $V_{DD} \leq V_{BOR}$  时, CPU 保持系统复位状态, 直至  $V_{DD} > V_{BOR}$  时 CPU 开始初始化配置过程(BOOT)。

$V_{POR}$  值不能配置, 而  $V_{BOR}$  值可以设置为 2.0、2.2、2.5、2.8、3.1、3.6、4.1V (参阅 “LVRS”, 表 4-1)。




图 4-2 LVR 初始化配置时序图

LVR 可在初始化配置时设置成 4 种不同功能(参阅“LVREN”，表 4-1)。

1. LVR 使能；
2. LVR 关闭；
3. 非 SLEEP 模式下 LVR 使能；
4. 由指令控制使能或关闭 LVR (SLVREN, 表 4-2).

注： 可通过指令关闭 SLEEP 期间的 LVR 以降低功耗。但如果系统  $V_{DD}$  不稳定，CPU 应定期唤醒并使能 LVR 来监控  $V_{DD}$ 。

名称	状态	寄存器	地址	复位值
SLVREN	仅适用于 LVREN 配置成由指令 SLVREN 控制 LVR 1 = 使能 LVR 0 = 关闭 LVR	MSCON0[3]	0x1B	RW-0

表 4-2 LVR 用户寄存器

#### 4.3 非法指令复位 (Illegal Instruction Reset)

CPU 获取指令错误的原因有很多，最常见的为干扰和  $V_{DD}$  不稳定。出现非法指令时将产生系统复位及可能产生初始化配置。

虽然没有专用的复位指令，但任何蓄意的非法指令都等同于复位指令。非法指令复位后是否启动初始化配置则取决于 IDE 设置 (参阅“IRBTE”，表 4-1)

#### 4.4 看门狗定时器 (Watch Dog Timer, WDT) 复位

SLEEP 模式下，WDT 溢出将导致唤醒。

正常模式 (非 SLEEP 模式)下，WDT 溢出将触发系统复位，随后是否产生初始化配置则取决于 IDE 设置 (参阅“WDTBTE”，表 4-1)。WDT 复位可用于复位挂起的 CPU。应在程序中时不时地清除 WDT 来避免错误复位。

关于 WDT 的操作和设置等细节，请参阅 章节 7.1 看门狗定时器 (Watch Dog Timer, WDT)。

### 4.5 外部 I/O 系统复位 /MCLR

如果已相应设置初始化配置寄存器，那么可通过在/MCLR (PB7)脚上施加低电压来使 CPU 复位。  
/MCLR 脚通常经过一个电阻弱上拉到 V<sub>DD</sub>，而不是直接连到 V<sub>DD</sub>，如 图 4-3 所示，建议采用外部 RC 电路以提供故障滤波和过流保护。

/MCLR 系统复位后是否产生初始化配置则取决于 IDE 设置 (参阅“MRBTE”，表 4-1)。




图 4-3 /MCLR 复位电路

### 4.6 检测上次复位类型

通过 4 个状态标志位 /POR、/BOR、Time Out (/TF)、Power Down (/PF) 的不同组合可以追溯上一次系统复位的类型，“正常模式下的/MCLR 系统复位”和“非法指令复位”除外。这些状态标志位均需由指令置 1。复位后，相应的标志位将被锁定为“0”。

复位源	/POR	/BOR	/TF	/PF
	PCON[1]	PCON[0]	STATUS[4]	STATUS[3]
	0x8E		0x03, 0x83, 0x103, 0x183	
POR	0	(未知)	1	1
LVR	-	0	1	1
正常模式下(非 SLEEP) WDT 溢出(复位)	-	-	0	-
SLEEP 模式下 WDT 溢出(唤醒)	-	-	0	0
SLEEP 模式下/MCLR 复位	-	-	1	0
正常模式下(非 SLEEP) /MCLR 复位	-	-	-	-
非法指令复位	-	-	-	-
片上调试 (OCD)	-	-	-	-

表 4-3 复位相关状态标志位 (“-” 无变化)

## 5. 低电压检测/比较器 (LVD)

LVD 的工作原理与 LVR 类似，但以下几点除外：

- 所有控制位和参数配置位均由用户指令设置，而不是初始化配置时；
- 必须正确设置 I/O： $TRISx = 1$ ； $ANSEL0x = 1$  (不适用于 PB6，如果 PB6 配置为输入但没有被选择为 LVD 输入，且端口电压不是  $V_{DD}$  或 GND 时，可能会有数字输入模块的漏电)；
- LVD 事件将置位 LVDW 而不是/BOR；
- 可通过指令配置为中断，且不会触发系统复位；
- 可通过 LVDDEB 使能消抖功能。消抖时间 ( $T_{LVD}$ )为 3 – 4 HIRC 周期，比  $T_{BOR}$  短得多 (如果未预先启动，HIRC 将自动开启)；
- LVD 输入可以配置成  $V_{DD}$  或其他 5 个 I/O, 后者允许将 LVD 当作单输入比较器功能使用, 与 9 档 LVLD 电压值( $V_{LVD-REF}$ ) 之一进行比较；
- 可设置 LVD 的极性，因此 LVD 可作为  $V_{LVD-REF}$  的“高”或“低”比较器；
- 9 档可选 LVD 电压(LVLDL), 通过指令可实现~2%/step 的微调精度；

### 5.1 LVD 相关寄存器汇总

名称	状态		寄存器	地址	复位值
LV DEN	<u>LVD</u>	1 = 使能 0 = 关闭	PCON[3]		RW-0
LV DL	<u><math>V_{LVD-REF}</math></u>	0000 = 1.8 0001 = 2.0 0010 = 2.4 0011 = 2.7 0100 = 3.0 0101 = 3.3 0110 = 3.6 0111 = 4.0 1xxx = 1.2	PCON[7:4]	0x8E	RW-0000
LV DW	<u>LVD 触发?</u>	1 = Yes (不锁存) 0 = No	PCON[2]		RO-x
LV DP	<u>LVDW 极性</u>	1 = 检测电压 > $V_{LVD-REF}$ 0 = 检测电压 < $V_{LVD-REF}$	LVDCON[4]		RW-0
LV DDEB	<u>LVD 消抖</u>	1 = 使能 0 = 关闭	LVDCON[3]	0x110	RW-1
LV DM	<u>LVD 输入</u>	000 = PB6 001 = PB5 010 = PA1 011 = PA0 100 = $V_{DD}$ 101/11x = PA2	LVDCON[2:0]		RW-100
LV DIE	<u>LVD 中断</u>	1 = 使能 0 = 关闭	PIE1[5]	0x8C	RW-0
LV DIF	<u>LVD 产生中断?</u>	1 = Yes 0 = No, 或已被清零	PIR1[5]	0x0C	RW-0
LV DADJ	LV DL 修调位, ~2%/step		LV DTRIM[6:3]	0x19F	RW-1000

表 5-1 LVD 用户设置和标志寄存器



## 6. 振荡器和系统时钟

系统时钟(SysClk) 可通过指令选择为内部高速振荡器 HIRC, 内部低速振荡器 LIRC, 或外部振荡器 (EC, LP, XT, 参阅“SCS”, 表 6-2)。如果选择外部振荡器, 那么则由初始化配置寄存器“FOSC”(表 6-1) 决定选用 3 种外部振荡器之一。系统时钟还可通过指令进一步选择为内部振荡器的分频 (参阅 IRCF, 表 6-2)。系统时钟用于产生指令时钟(Instruction Clock):

$$\text{指令时钟} = \text{SysClk} / N; N = 2 \text{ for } 2T, 4 \text{ for } 4T.$$

外部时钟输入和内部指令时钟输出的引脚分配由初始化配置寄存器设置 (参阅 FOSC)。如果使能指令时钟输出, 那么则由“CLKOS”(表 6-3) 选择输出端口为 PB0 或 PA2。

Timers 和 ADC 模块有独立的振荡器, 因此可有多个振荡器同时运行。

当 Timers 使能时, 其选用的振荡器将自动开启, 且在 Timers 运行期间一直保持有效。SLEEP 模式可将振荡器配置为开启或关闭。当相应的振荡器在 SLEEP 模式下保持运行时, ADC, Timers 和 PWM 功能同样可在 SLEEP 时工作。

SLEEP 模式下指令停止运行, 而指令时钟也将停止, 因此选择指令时钟作为时钟源的外设模块也将在 SLEEP 模式下停止工作。




图 6-1 系统时钟 SysClk 的时钟源框图

**6.1 振荡器模块相关寄存器汇总**

名称	功能	默认
FOSC	<ul style="list-style-type: none"> <li>LP: PC1 (+) 和 PC0 (-) 接外部低速晶振</li> <li>XT: PC1 (+) 和 PC0 (-) 接外部高速晶振</li> <li>EC: PC1 (+) 接外部时钟输入, PC0 为 I/O</li> <li>INTOSC: PB0 或 PA2 输出“指令时钟”, PC0 和 PC1 为 I/O</li> <li>INTOSCIO: PC0 和 PC1 为 I/O</li> </ul>	INTOSCIO
IESO	<u>XT / LP 双速时钟启动</u> <ul style="list-style-type: none"> <li>使能</li> <li>关闭</li> </ul>	使能
FCMEN	<u>故障保护时钟监控器</u> <ul style="list-style-type: none"> <li>使能</li> <li>关闭</li> </ul>	使能
TSEL	<u>指令时钟与系统时钟的对应关系 (2T or 4T)</u> <ul style="list-style-type: none"> <li>2 (指令时钟 = SysClk/2)</li> <li>4 (指令时钟 = SysClk/4)</li> </ul>	2

**表 6-1 FOSC 和双速启动初始化配置寄存器**

SysClk 系统时钟源		配置				
		SCS	IRCF	LFMOD	OST	
		OSCCON[0]	OSCCON[6:4]	OSCCON[7]	(固定值)	
		0x8F				
		RW-0	RW-100	RW-0		
外部	EC	0	-	-	-	
	XT	0	-	-	1,024	
	LP	0	-	-	32,768	
内部	HIRC	16 MHz	1	111	-	-
		8 MHz	1	110	-	-
		4 MHz	1	101	-	-
		<u>2 MHz</u>	1	<u>100</u>	-	-
		1 MHz	1	011	-	-
		500 kHz	1	010	-	-
	LIRC	250 kHz	1	001	-	-
		256 kHz <sup>4</sup>	1	000	1	-
		32 kHz <sup>5</sup>	1	000	0	-

**表 6-2 SysClk 系统时钟源设置相关用户寄存器**

<sup>4</sup> 256 kHz LIRC 只供 WDT(参阅 WCKSRC 和 LFMOD, [表 7-3](#))、Timer2(参阅 T2CKSRC 和 LFMOD, [表 7-9](#)) 和 ADC(参阅 ADCS 和 LFMOD, [表 12-2](#)) 使用。

<sup>5</sup> 系统时钟源 (IRCF=000)、PWRT 和 FSCM 统一使用 LIRC 的 8 分频, 即 32 kHz, 而不管 LFMOD 为何值。

名称	状态	寄存器	地址	复位值
OSTS	<u>振荡器启动超时状态位(锁存)</u> 1 = 运行在外部振荡器下(启动成功) 0 = 运行在内部振荡器下	OSCCON[3]		RO-x
HTS	<u>HIRC ready (锁存)</u> 1 = Yes 0 = No	OSCCON[2]	0x8F	RO-0
LTS	<u>LIRC ready (锁存)</u> 1 = Yes 0 = No	OSCCON[1]		RO-0
CLKOS	<u>内部时钟输出 CLKO 功能输出引脚控制位</u> (仅当 FOSC 选择 INTOSC 模式时有效) 1 = CLKO 映射到 PB0; 0 = CLKO 映射到 PA2;	MSCON0[4]		RW-1
CKMAVG	<u>LIRC 和 HIRC 交叉校准时 4 次平均测量模式</u> 1 = 使能 0 = 关闭	MSCON0[2]	0x1B	RW-0
CKCNTI	<u>启动 LIRC 和 HIRC 的交叉校准功能</u> 1 = 启动 0 = 完成(自动清零)	MSCON0[1]		RW-0
SOSCPR	<u>校准 LIRC 周期所需的 HIRC 周期数</u>	SOSCPR[11:0]	0x1D[3:0] 0x1C	RW-FFF

表 6-3 振荡器控制位/状态位

## 6.2 内部时钟模式 (HIRC 和 LIRC)

**内部高频时钟 (Internal high frequency clock, HIRC)** 出厂时已校准到 16 MHz @ 2.5V/25°C。芯片之间的频率变化典型值 < ±1.5% @2.5 - 5.5V/25°C，温度变化典型值为 ±4% @-40 - +105 °C。

HIRC 精度在晶圆测试时已进行校准。封装过程可能会导致 HIRC 频率漂移。烧录器软件可选择是否需要 HIRC 进行重新校准，此外，还可选择是否将校准后的 HIRC 频率误差存储到数据 EEPROM 的最后一个字节。每一个 step 代表 2% / 128 = 0.016% 的误差。HIRC 出厂校准值已存储在“FOSCCAL”寄存器中，用户可以从默认的 16 MHz 来改变 HIRC 频率(微调)，微调 steps 是非线性的(~40 kHz)。粗略估计如下：

$$FOSCCAL[7:0] \pm N \approx 16000 \pm N * 40$$

**内部低频时钟 (Internal low frequency clock, LIRC)** 出厂时已校准到 256 kHz。芯片之间的频率变化典型值 < ±6% @2.5 - 5.5V/25°C，温度变化典型值 < ±2% @-40 - +105 °C。

同样可在烧录器软件选择是否需要测量 LIRC 精度，以及将 LIRC 频率误差存储到数据 EEPROM 的倒数第二个字节。每一个 step 代表 6% / 128 = 0.047% 的误差。

**LIRC 和 HIRC 可相互交叉校准** - 在一个 LIRC 周期内(值由“LFMOD”设置) 使用 Timer2 来测量指令时钟数(SysClk 选择 16MHz HIRC)，此为内置硬件功能。由于 LIRC 温度系数较低，因此当温度不稳定时，可通过用 LIRC 来校准 HIRC 的功能，以达到相同的±2%的温度系数。




图 6-2 单次测量时序图

LIRC 和 HIRC 交叉校准步骤:

1. 设置 IRCF = 111, SCS = 1 ; SysClk 选择 16MHz HIRC (其他频率设置的精准度会降低)
2. 设置 CKMAVG = 1 ; 4 次测量平均, 选择 0 表示不做平均
3. 设置 TMR2ON = 1 ; 使能 Timer2
4. 设置 CKCNTI = 1 ; 开始校准, 默认 Timer2 预分频比 = 1, 后分频比 = 1, T2CKSRC = SysClk for 2T; SysClk/2 for 4T
5. 校准完成时, CKCNTI 自动清零("CKCNTI = 0"), CKMIF 自动置位("CKMIF = 1")。
6. 测量值存储在 SOSCPR 寄存器中。
7. 如果 LIRC 为 32kHz, 且 CPU 运行在 16MHz / 2T 下, 则理想的匹配值为 500。

注:

- LIRC 和 HIRC 交叉校准时, 不要对 SOSCPRH/L 寄存器进行写操作;
- LIRC 和 HIRC 交叉校准时, Timer2 不能被其他外设使用;
- LIRC 和 HIRC 交叉校准功能与 IDE 的单步调试模式不兼容;

### 6.3 外部时钟模式 (EC / LP / XT)

#### 6.3.1 EC 模式

外部数字信号作为时钟源连接到 OSC1 脚(OSC2 用作 I/O)。当 SysClk 选择 EC 模式时, POR 复位或从睡眠中唤醒时, EC 模式不存在设置或转换时间延迟。

#### 6.3.2 LP 和 XT 模式

LP 或 XT 模式下, 石英晶体谐振器或陶瓷谐振器作为时钟源连接到 OSC1 和 OSC2 脚。

**LP 振荡器**模式是 3 种模式 (EC, LP, XT) 中增益设定和电流消耗最低的。该模式仅设计用于驱动 32.768 kHz 音叉式晶振(钟表晶振)。

**XT 振荡器**模式选择内部反相放大器的最高增益设定。

如果时钟源选择 XT 或 LP 模式, 当初始化配置结束或从睡眠中唤醒时, CPU 在 OST 计数期间将暂停执行程序, 这有利于 XT 或 LP 时钟的稳定。对于 XT 和 LP 模式, OST 分别计数 1,024 和 32,768 个 OSC1 (晶体输入+ve 端)。对于 32.768 kHz 音叉式晶振, OST 计时至少需要 1 秒。

注:

- WDT 将保持清零状态直至 OST 完成计数;
- OST 计数期间, 不要对 WDTCON 或 OPTION 寄存器进行写操作, 否则将产生不可预期的行为;

**双速时钟启动** (参阅“IESO”, [表 6-1](#)) 允许 CPU 在 OST 计数期间将 SysClk 选择为内部振荡器 INTOSC 模式进而执行指令。在需要频繁进出睡眠模式的情况下, 双速时钟启动功能可在芯片唤醒后立即执行指令, 除去外部振荡器所需的起振时间, 从而降低整机功耗。即 CPU 从睡眠中唤醒, 将 INTOSC 作为 SysClk 执行几条指令后, 再返回睡眠状态, 而无需等待主振荡器的稳定。

注: EC 模式下双速启动功能关闭, 因其振荡器不需要稳定时间。

双速启动时序:

1. 初始化配置结束或从睡眠中唤醒;
2. 选择 INTOSC 作为 SysClk 执行指令直至 OST 超时;
3. SysClk 从 INTOSC 的下降沿一直保持为低, 直至新时钟的下降沿到来 (LP 或 XT 模式);
4. SysClk 切换到外部时钟源;

振荡器起振超时状态位(OSTS)用于提示 SysClk 运行在外部时钟源下或内部时钟源下。当开启双速时钟启动功能时, 通过 OSTS 可间接查询 LP 或 XT 模式下的振荡器起振定时器(OST)是否已经超时。


执行 SLEEP 指令将中止 OST 计时, 而 OSTS 将保持为“0”。

**故障保护时钟监控器** (Fail-Safe Clock Monitor, FSCM, 由“FCMEN”使能, 参阅 [表 6-1](#)) 可使芯片在外部振荡器出现故障时仍能继续工作。在振荡器起振定时器(OST)超时后, FSCM 随时检测振荡器故障。FSCM 适用于所有外部振荡器模式(EC, LP 和 XT)。当选择外部振荡器时, 建议使能 FSCM 功能。

如果外部振荡器的振荡频率在~1 kHz 及以下时, 则判定其出现故障。由 LIRC 除以 64 产生采样时钟, 故障监控器内部有一个锁存器, 外部时钟在其每个下降沿将锁存器置 1, 采样时钟在其每个上升沿将锁存器清 0。当采样时钟的整个半周期结束而主时钟依然未进入低电平时, 即检测到故障。

当外部时钟出现故障时, FSCM 自动将 SysClk 切换到内部时钟源并置位 OSFIF。如果 OSFIE 使能, OSFIF 置 1 将产生中断。芯片固件随后应采取措施来减轻可能由故障时钟所导致的问题。SysClk 将继续运行在内部时钟源下, 直到芯片固件成功重启外部振荡器。

由“IRCF”决定“FSCM”所用的内部时钟源, 这使得内部振荡器在外部时钟发生故障前就得以配置。



注：LFMOD不影响采样时钟。

图 6-3 FSCM 结构框图

复位、执行 SLEEP 指令或翻转 SCS 位后，故障保护条件将被清除。当 SCS 位被修改后，OST 将重新启动计时。OST 运行期间，CPU 将 SysClk 选择为 INTOSC 模式继续执行指令。OST 超时后，故障保护条件被清除，芯片将切换回外部时钟源进行操作。必须先清除故障保护条件，才能清零 OSFIF 标志位。

注：任何可能由双速时钟启动或故障保护时钟监控器所产生的时钟自动切换，都不会更新 SCS 位。程序应监控 OSTs 位以确定当前的 SysClk 系统时钟源。

#### 6.4 HIRC, LIRC 和 EC 时钟的内部切换

图 6-4 为时钟内部切换时序图。如果 HIRC 或 LIRC 在切换前已经关闭(为了省电), 则将会有额外的振荡器设置延迟时间。




图 6-4 由 LIRC 切换到 HIRC 时序图 (同样的原则也适用于 EC, LIRC, HIRC 之间的切换)

注：当 Sysclk 从其他时钟源切换到 LIRC 时，需要对 OSCCON 连续进行两次写操作，才能切换成功，否则 Sysclk 将以 250kHz 为时钟源运行。示例如下：

```

BANKSEL OSCCON
LDWI 01 ; IRCF = 000, SCS = 1
STR OSCCON ;
STR OSCCON ; 对 OSCCON 执行两次写操作
    
```

## 7. 定时器 (TIMERS)

共有 4 个定时器，包括看门狗定时器(WDT)在内。

	WDT	Timer0	Timer1	Timer2
预分频器 (位)	–	8 (与 WDT 共用)	4 (1x, 4x, 16x, Timer1 和 Timer2 共用)	
计数器 (位)	16	8	12	16
后分频器 (位)	7 (与 Timer0 共用)	–	–	4 (1 – 16x)
时钟源	<ul style="list-style-type: none"> <li>• LP</li> <li>• XT</li> <li>• HIRC</li> <li>• LIRC</li> </ul>	<ul style="list-style-type: none"> <li>• LP</li> <li>• XT</li> <li>• HIRC</li> <li>• 指令时钟</li> <li>• PA2/T0CKI (转变沿计数器)</li> </ul>	<ul style="list-style-type: none"> <li>• LP</li> <li>• XT</li> <li>• HIRC</li> <li>• 指令时钟</li> </ul>	<ul style="list-style-type: none"> <li>• LP</li> <li>• XT</li> <li>• HIRC</li> <li>• 指令时钟</li> <li>• LIRC</li> <li>• 2x 指令时钟</li> <li>• 2x HIRC</li> <li>• 2x (EC, LP or XT)</li> </ul>

**表 7-1 定时器资源**

注：如果定时器的时钟源不是指令时钟，在更改 TMRx 之前需先设置“TMRxON = 0”。

当定时器使能时，其所选的时钟源会自动开启。指令时钟在 SLEEP 模式下被关闭，因此不能用于 WDT。当定时器选择 LP / XT 振荡器作为时钟源时，FOSC 必须相应配置成 LP / XT 模式或选择 INTOSCIO 模式，否则 LP / XT 振荡器将处于关闭状态，不会产生计数。

WDT 的后分频器(postscaler)和 Timer0 的预分频器(prescaler)共用同一个硬件分频电路。该硬件电路由指令选择分配给 WDT 或 Timer0，但二者不能同时使用。未被分配分频器的定时器，其分频比值为“1”。同样的规则也适用于共用同一个预分频器电路的 Timer1 和 Timer2。

在 POR 或系统复位时，除 Timer0 的计数器(counter)外，其他所有定时器的计数器、预分频器和后分频器都将复位。以下事件也将复位相应定时器的计数器和分频器：

	WDT	Timer0	Timer1	Timer2
预分频器	–	<ul style="list-style-type: none"> <li>• 写 TMR0</li> <li>• PSA 切换</li> </ul>	<ul style="list-style-type: none"> <li>• T1ON = 0 &amp; T1CKPSA = 1</li> <li>• LIRC 和 HIRC 交叉校准启动</li> <li>• T1ON = 0 &amp; TMR2ON = 0</li> <li>• 写 T2CON0, TMR1L/H, TMR2L/H</li> </ul>	<ul style="list-style-type: none"> <li>• TMR2ON = 0 &amp; T1CKPSA = 0</li> </ul>
计数器	<ul style="list-style-type: none"> <li>• WDT, OST 溢出</li> <li>• 进入/退出 SLEEP</li> <li>• CLRWDT</li> <li>• 写 WDTCON</li> </ul>	<ul style="list-style-type: none"> <li>• Timer0 溢出</li> </ul>	<ul style="list-style-type: none"> <li>• TMR1 = PR1 (匹配)</li> </ul>	<ul style="list-style-type: none"> <li>• TMR2 = PR2 (匹配)</li> </ul>
后分频器	<ul style="list-style-type: none"> <li>• 除写 WDTCON 外的以上所有条件</li> <li>• PSA 切换</li> </ul>	–	–	<ul style="list-style-type: none"> <li>• 除(T1ON = 0 &amp; TMR2ON = 0)外的以上所有条件</li> </ul>

**表 7-2 定时器的计数器和分频器的重置事件**



注意：对 TMR1L/H 进行写操作将会重置 Timer2 的预分频器。可通过以下步骤规避此问题：

1. 设置 “T1ON = 0”，从而停止 Timer1 计数器；
2. 读取 TMR1L 和 TMR1H 值；
3. 将读到的值分别写入 PR1L 和 PR1H，强制 “TMR1 = PR1” 产生匹配；
4. 将最初的预期值写回 PR1L 和 PR1H；
5. TMR1L 和 TMR1H 将自动重置；

一旦发生 PWM 故障刹车，且刹车事件一直保持，那么 Timer2 的计数器、预分频器和后分频器将停止递增，在故障刹车事件清除后将自动恢复。

PWM 单脉冲输出结束时将自动设置 “TMR2ON = 0”，通过设置 “TMR2ON = 1” 可重新启动 Timer2。

### 7.1 看门狗定时器 (Watch Dog Timer, WDT)

WDT 用于 “从 SLEEP 中唤醒” 或 “CPU 挂起时产生系统复位”。当 WDT 计数到预设数量的时钟周期数时则产生溢出。

- 在 SLEEP 模式下，WDT 溢出将触发唤醒。CPU 将从其进入 SLEEP 之前的位置恢复操作。唤醒不是中断，也不是系统复位事件。
- 在正常模式(非 SLEEP 模式)下，WDT 溢出将触发系统复位(参阅 [章节 4](#) 系统复位)。随后是否产生初始化配置，则取决于 WDTBTE 设置。




图 7-1 WDT 结构框图

计时超过看门狗定时时间：WDT-周期 x WDT-后分频比 / WDT 时钟频率，WDT 将溢出。

对于选定的时钟源，由于 WDT 后分频器的二进制特性，看门狗定时时间步长呈连续的倍数关系。选用 LIRC 作为时钟源时，WDT 溢出前可设置的最长定时时间为：

$$2^{16} \times 2^7 / 32\text{kHz} = \sim 262 \text{ seconds.}$$



**7.1.1 WDT 相关寄存器汇总**

名称	状态		寄存器	地址	复位值	
WCKSRC	<u>WDT 时钟源</u> 00 = LIRC 01 = HIRC 10 = LP (仅当 FOSC 为 LP 或 INTOSCIO 模式*) 11 = XT (仅当 FOSC 为 XT 或 INTOSCIO 模式*) *否则配置错误, 无 WDT 时钟源		WDTCON[6:5]	0x18	RW-00	
	WDTPS	<u>WDT 周期</u> 0000 = 32                      0111 = 4,096 0001 = 64                      1000 = 8,192 0010 = 128                    1001 = 16,384 0011 = 256                    1010 = 32,768 0100 = <u>512 (默认)</u> 1011 = 65,536 0101 = 1,024                11xx = 65,536 0110 = 2,048			WDTCON[4:1]	RW-0100
SWDTEN		1 = WDT使能 0 = <u>WDT 关闭</u> (当 WDTE 选择由 SWDTEN 控制时)			WDTCON[0]	RW-0
LFMOD	1: LIRC = 256 kHz 0: <u>LIRC = 32 kHz</u>		OSCCON[7]	0x8F	RW-0	
PSA	1 = 分频电路分配给WDT后分频器 0 = 分频电路分配给 Timer0 预分频器		OPTION[3]	0x81	RW-1	
PS		WDT 后分频比	Timer0 预分频比		OPTION[2:0]	RW-111
	000	1	2			
	001	2	4			
	010	4	8			
	011	(PSA=1) 8	(PSA=0) 16			
	100	16	32			
	101	32	64			
	110	64	128			
111	<u>128</u>	<u>256</u>				
xxx	(PSA =0) 1	(PSA =1) 1				

**表 7-3 WDT 相关用户寄存器**

名称	功能	默认
WDTE	<u>WDT</u>	SWDTEN 控制
	<ul style="list-style-type: none"> <li>使能 (指令不能禁止)</li> <li><u>通过指令控制 (SWDTEN)</u></li> </ul>	
WDTBTE	WDT 复位启动初始化配置	关闭

**表 7-4 WDT 选项初始化配置寄存器**

### 7.1.2 WDT 的设置和使用

由 WDTE (初始化配置寄存器) 以及 SWDTEN (用户寄存器) 使能 WDT, WDT 触发复位后是否产生初始化配置过程则由 WDTBTE (初始化配置寄存器) 决定。

WDT 时钟源由 WCKSRC 选择 (如果选 LIRC 则由 LFMOD 进一步选定频率), 后分频器由 WDTPS, PSA 和 PS 一起设置。

如需阻止 WDT 溢出, 必须在设定的定时时间之前清除 WDT, 具体可参阅 [表 7-2](#) 中的清除 WDT 事件。WDT 被清除后将重新开始计时。

### 7.1.3 在 Timer0 和 WDT 之间切换分频电路

共用的硬件分频电路可分配给 Timer0 或 WDT 使用, 当在 Timer0 和 WDT 之间切换分频电路时可能会导致系统误复位。

将分频电路从分配给 Timer0 切换至 WDT 时, 必须遵循以下指令顺序:

```
BANKSEL TMR0           ; Can skip if already in TMR0 bank
CLRWDW                 ; Clear WDT
CLRR TMR0              ; Clear TMR0 and scaler
BANKSEL OPTION
BSR OPTION, PSA        ; Select WDT
LDWI b'11111000'      ; Mask scaler bits (PS2-0)
ANDWR OPTION, W
IORWI b'00000101'     ; Set WDT scaler bits to 32 (or any value desired)
STR OPTION
```

将分频电路从分配给 WDT 切换至 Timer0 时, 必须遵循以下指令顺序:

```
CLRWDW                 ; Clear WDT and scaler
BANKSEL OPTION
LDWI b'11111000'      ; Mask TMR0 select and scaler bits (PSA, PS2-0)
ANDWR OPTION, W
IORWI b'00000011'     ; Set Timer0 scale to 16 (or any value desired)
STR OPTION
```

7.2 定时器 0 (TIMER0)




图 7-2 Timer0 结构框图

Timer0 可用作 I/O “PA2-T0CKI” 的上升沿/下降沿计数器，或计时的定时器（参阅 T0CKSRC）。

Timer0 计数和定时溢出时间 =  $TMR0[7:0] * Timer0\_预分频$

Timer0 溢出将置位中断标志位(T0IF), 是否触发中断和/或从睡眠中唤醒则取决于相应的使能控制位(T0IE 和 GIE)。

注：

1. 对 TMR0 进行写操作后的 2 个指令周期内，Timer0 停止递增；
2. 如需从睡眠中唤醒，需设置 “T0CKRUN = 1” 和 “T0CKSRC ≠ 00”，以使 Timer0 的时钟源不是指令时钟且在 SLEEP 模式下保持运行，否则 Timer0 将停止计数，维持其进入睡眠前的计数值；
3. 如果 Timer0 用于对 T0CKI 进行计数，那么相对于 Timer0，对 T0CKI 有最小周期、高/低脉冲宽度的要求。除非 T0CKI 非常快且  $T_{T0CK}$  非常慢，否则通常都满足这些限制条件；

T0CKI	最小值	单位	条件
高/低脉冲宽度	$0.5 * T_{T0CK} + 20$	ns	无预分频
	10	ns	有预分频
周期	20 和 $(T_{T0CK}+40)/N$ 中的较大者	ns	N = 1, 2, 4, ..., 256 (有预分频) N = 1 (无预分频)

4. 关于 “在 Timer0 和 WDT 之间切换分频电路” 请参阅 [章节 7.1.3](#)；

## 7.2.1 Timer0 相关寄存器汇总

名称	状态		寄存器	地址	复位值
T0ON	Timer0	1 = 使能 0 = 关闭	T0CON0[3]	0x1F	RW-1
T0CKRUN	SLEEP模式下 T0CK保持运行	1 = Yes (时钟源非指令时钟) 0 = No	T0CON0[2]		RW-0
T0CKSRC	Timer0 时钟源 (T0CS = 0) 00 = 指令时钟            10 = LP (*) 01 = HIRC                 11 = XT (*) (*FOSC应相应配置成LP/XT模式或选择INTOSCIO模式, 否则振荡器将不会运行。		T0CON0[1:0]		RW-00
T0CS	Timer0输入源	1 = PA2/T0CKI (计数器) 0 = T0CKSRC (定时器)	OPTION[5]	0x81	RW-1
T0SE	计数器触发沿	1 = 下降沿 0 = 上升沿	OPTON[4]		RW-1
PSA	1 = 分频电路分配给WDT后分频器 0 = 分频电路分配给 Timer0 预分频器		OPTION[3]		RW-1
PS		WDT 后分频比	TIMER0 预分频比		OPTION[2:0]
	000	1	2		
	001	2	4		
	010	4	8		
	011	(PSA=1) 18	(PSA=0) 16		
	100	16	32		
	101	32	64		
	110	64	128		
111	128	256			
xxx	(PSA =0) 1	(PSA =1) 1			
TMR0[7:0]	Timer0 计数值		TMR0[7:0]	0x01	RW-xxxx xxxx

表 7-5 Timer0 相关用户控制寄存器

名称	状态		寄存器	地址	复位值
GIE	全局中断	1 = 使能 (TOIE 适用) 0 = 全局关闭 (唤醒不受影响)	INTCON[7]	0x0B 0x8B 0x10B 0x18B	RW-0
TOIE	Timer0溢出 中断控制位	1 = 使能 0 = 关闭 (无唤醒)	INTCON[5]		RW-0
TOIF	Timer0溢出 中断标志位	1 = 已经溢出 (锁存) 0 = 未溢出	INTCON[2]		RW-0

表 7-6 Timer0 中断使能和状态位

7.3 定时器 1 (TIMER1)




图 7-3 Timer1 结构框图

Timer1 用作计时功能。

共用的预分频器 (由 T2CKPS 设置预分频比值 1, 4 或 16) 可分配给 Timer1 或 Timer2 使用, 如果未分配给 Timer1, 其分频比将为“1”。

Timer1 将从 0x00 开始递增, 直至递增到设置时间 =

$$\text{Timer1\_预分频} * \text{PR1} / (\text{Timer1 时钟频率})$$

此时, TMR1 与 PR1 匹配, 并置位中断标志位(TMR1IF), 而 TMR1 在下一个递增周期复位为 0x00。匹配后是否触发中断和/或从睡眠中唤醒则取决于相应的使能/关闭控制位(GIE, PEIE 和 TMR1IE)。

如需从睡眠中唤醒, 需设置 “T1CKRUN = 1” 和 “T1CKSRC ≠ 00”, 以使 Timer1 的时钟源不是指令时钟且在 SLEEP 模式下保持运行, 否则 Timer1 将停止计数, 维持其进入睡眠前的计数值。

**7.3.1 Timer1 相关寄存器汇总**

名称	状态		寄存器	地址	复位值
T1CKPSA	预分频器分配位	1 = Timer1 (此时即使TMR2ON=0, Timer2仍启动计数) 0 = <u>Timer2</u>	T1CON0[4]	0x11A	RW-0
T1CKRUN	睡眠时T1CK保持工作	1 = Yes (时钟源非指令时钟) 0 = <u>No</u>	T1CON0[3]		RW-0
T1ON	Timer1	1 = 使能 0 = <u>关闭</u>	T1CON0[2]		RW-0
T1CKSRC	Timer1 时钟源 00 = <u>指令时钟</u> 10 = LP(*) 01 = HIRC                                11 = XT(*) (*)FOSC 应相应配置成 LP/XT 模式或选择 INTOSCIO 模式, 否则振荡器将不会运行。		T1CON0[1:0]		RW-00
T2CKPS (T1CKPS)	Timer2/Timer1 预分频比 00 = <u>1</u> 01 = 4                      1x = 16		T2CON0[1:0]	0x12	RW-00
PR1L	PR1 周期寄存器低 8 位		PR1L[7:0]	0x116	RW- 1111
PR1H	PR1 周期寄存器高 4 位		PR1H[3:0]	0x117	1111 1111
TMR1L	TMR1 计数结果寄存器低 8 位		TMR1L[7:0]	0x118	RW- 0000
TMR1H	TMR1 计数结果寄存器高 4 位		TMR1H[3:0]	0x119	0000 0000

**表 7-7 Timer1 相关用户控制寄存器**

名称	状态		寄存器	地址	复位值
GIE	全局中断	1 = 使能 (PEIE, TMR1IE 适用) 0 = <u>全局关闭</u> (唤醒不受影响)	INTCON[7]	0x0B 0x8B 0x10B	RW-0
PEIE	外设总中断	1 = 使能 (TMR1IE 适用) 0 = <u>关闭</u> (无唤醒)	INTCON[6]	0x18B	RW-0
TMR1IE	Timer1与PR1匹配中断	1 = 使能 0 = <u>关闭</u> (无唤醒)	PIE1[3]	0x8C	RW-0
TMR1IF	Timer1与PR1匹配中断标志位	1 = <u>匹配</u> (锁存) 0 = <u>不匹配</u>	PIR1[3]	0x0C	RW-0

**表 7-8 Timer1 中断使能和状态位**

**7.3.2 TMR1 寄存器的读/写操作**

具体读写操作步骤请参照 [章节 7.4.2](#) “TMR2 寄存器的读/写操作”。

7.4 定时器 2 (TIMER2)




图 7-4 Timer2 结构框图

Timer2 为定时器，也可用于产生 PWM (无后分频器，参阅 章节 10 PWM)，及用于 LIRC 和 HIRC 交叉校准计数(CKCNTI=1)。可同时运用计数匹配和后分频器溢出功能。

Timer2 时钟源由 T2CKSRC 选择 (如果选 LIRC 则由 LFMOD 进一步选定频率)，Timer2 时钟被送入 Timer2 预分频器(预分频比为 1, 4 或 16)，预分频器的输出被用于递增 TMR2 寄存器，TMR2 从 0x00 开始递增直至与 PR2 匹配。匹配时：

1. TMR2 在下一个递增周期复位为 0x00；
2. Timer2 后分频器递增；
3. 当 Timer2 后分频器的递增输出值与后分频比设置值 (1, 2 .... 15 或 16) 相等时，Timer2 溢出；
4. 中断标志位 TMR2IF 置 1，是否触发中断和/或从睡眠中唤醒则取决于相应的使能控制位(GIE, PEIE 和 TMR2IE)；

注：

1. 注意：当预分频器分配给 Timer1 (T1CKPSA = 1) 时，不管 TMR2ON 为何值，Timer2 将启动计数，与 CPU 是否处于 SLEEP 状态也无关。如需关闭 Timer2 模块，则需关闭所有 PWM 通道并设置 TMR2IE = 0。
2. 对 T2CON0 进行写操作并不会清零 TMR2 寄存器。
3. TMR2 和 PR2 都是可读/写寄存器。复位时，其值分别为 0x0000 和 0xFFFF。
4. 当 (“TMR2ON = 1”，“T2CKRUN = 1”，“T2CKSRC ≠ 000”) 时，Timer2 在 SLEEP 模式下将保持运行。

7.4.1 Timer2 相关寄存器汇总

名称	状态		寄存器	地址	复位值
T1CKPSA	预分频器 分配位	1 = Timer1 (此时即使TMR2ON=0, Timer2仍启动计数) 0 = <u>Timer2</u>	T1CON0[4]	0x11A	RW-0
T2CKRUN	睡眠时T2CK 保持工作	1 = Yes (时钟源非指令时钟) 0 = <u>No</u>	MSCON0[0]	0x1B	RW-0
PR2U	<u>更新周期和占空比的即时生效控制位</u> 1 = PR2/P1xDTy 缓冲值立即分别更新到 PR2ACT 和 P1xDTyACT 0 = 周期结束后正常更新		T2CON0[7]	0x12	WO1-0
TOUTPS	<u>Timer2 后分频比</u> 0000 = 1    0100 = 5    1000 = 9    1100 = 13 0001 = 2    0101 = 6    1001 = 10    1101 = 14 0010 = 3    0110 = 7    1010 = 11    1110 = 15 0011 = 4    0111 = 8    1011 = 12    1111 = 16		T2CON0[6:3]		RW- 0000
TMR2ON	Timer2 (PWM单脉冲模 式下自动清0)	1 = 使能 0 = <u>关闭</u>	T2CON0[2]		RW-0
T2CKPS (T1CKPS)	Timer2/Timer1预分频比	00 = 1    1x = 16 01 = 4	T2CON0[1:0]		RW-00
T2CKSRC	<u>Timer2 时钟源</u> 000 = <u>指令时钟</u> 100 = HIRC 001 = 2 x 指令时钟                101 = LIRC 010 = 2x HIRC                        110 = LP (*) 011 = 2x LP, XT or EC (*)        111 = XT (*) (*)FOSC 应相应配置成 LP/XT/EC 模式或选择 INTOSCIO 模式, 否则振荡器将不会运行		T2CON1[2:0]	0x9E	RW-000
LFMOD	1: LIRC = 256kHz 0: <u>LIRC = 32kHz</u>		OSCCON[7]	0x8F	RW-0
PR2L	PR2 周期寄存器低 8 位		PR2L[7:0]	0x91	RW-1111 1111
PR2H	PR2 周期寄存器高 8 位		PR2H[7:0]	0x92	RW-1111 1111
TMR2L	TMR2 计数结果寄存器低 8 位		TMR2L[7:0]	0x11	RW-0000 0000
TMR2H	TMR2 计数结果寄存器高 8 位		TMR2H[7:0]	0x13	RW-0000 0000

表 7-9 Timer2 相关用户控制寄存器



名称	状态	寄存器	地址	复位值
GIE	全局中断 1 = 使能 (PEIE, TMR2IE 适用) 0 = 全局关闭 (唤醒不受影响)	INTCON[7]	0x0B 0x8B 0x10B	RW-0
PEIE	外设总中断 1 = 使能 (TMR2IE 适用) 0 = 关闭 (无唤醒)	INTCON[6]	0x18B	RW-0
TMR2IE	Timer2与PR2匹配中断 1 = 使能 0 = 关闭 (无唤醒)	PIE1[1]	0x8C	RW-0
TMR2IF	Timer2与PR2匹配中断标志位 1 = 匹配 (锁存) 0 = 不匹配	PIR1[1]	0x0C	RW-0

表 7-10 Timer2 中断使能和状态位

7.4.2 TMR2 寄存器的读/写操作

TMR2H 和 TMR2L 不能同时读或写。通过 TMR2H 的内部缓存 TMR2H\_buf 可解决此问题，必须遵循以下读写顺序：

- 读 TMR2 时，先读 TMR2L，此时 TMR2H 的值将被锁存到 TMR2H\_buf，然后读 TMR2H。当 Timer2 的时钟源不是指令时钟时，需设置 “TMR2ON = 0” 以停止计数，然后在读 TMR2 之前执行 1 条 NOP 指令。
- 写 TMR2 时，先写 TMR2H，此时 TMR2H 的值将被储存在 TMR2H\_buffer 中。然后写 TMR2L，此时 TMR2H 和 TMR2L 将同时更新到计数值中。另外，为了避免写入操作和计数之间的竞争，在写操作前，应设置 “TMR2ON = 0” 以停止计数。




图 7-5 TMR2 读操作结构框图




图 7-6 TMR2 写操作结构框图

## 8. SLEEP 睡眠模式 (POWER-DOWN)

睡眠模式下，指令时钟关闭，指令执行停止，大多数模块掉电以降低功耗。如表 8-1 所示，FT61F13x 可根据实际需求在睡眠时有选择地开启各个模块，而无须指令介入，以使其相应功能如 LVR、LVD、WDT、Timers、PWM 和 ADC 能在 SLEEP 模式下保持运行。一些模块也可配置成进入 SLEEP 后自动关闭，而无须由指令关闭。

模块	SLEEP 模式下的各模块配置条件	
	运行	自动关闭?
指令时钟	(始终关闭)	Yes
LVR (配置 LVREN)	使能或通过指令控制 (SLVREN = 1)	非 SLEEP 模式下使能
LVD	LVDEN = 1	No
WDT	WDTE or SWDTEN	No
TIMER0	T0CKRUN = 1 & T0CKSRC ≠ 00 & T0ON = 1	T0CKRUN=0
TIMER1	T1CKRUN = 1 & T1CKSRC ≠ 00 & T1ON = 1	T1CKRUN=0
TIMER2	T2CKRUN = 1 & T2CKSRC ≠ 000 & TMR2ON = 1	T2CKRUN=0
PWM	(跟随 TIMER2)	
HIRC / LIRC / EC / LP / XT	(跟随使用它们的外设状态)	
ADC	(当 ADON = 1 且 ADC 所选时钟源保持运行时，ADC 即可运行)	
I/O	(除非 SLEEP 时使能 PWM，否则 I/O 将保持其进入 SLEEP 前的状态)	

表 8-1 除指令时钟外，其他模块可根据需求在 SLEEP 模式下保持运行

### 8.1 进入 SLEEP

CPU 通过执行 SLEEP 指令进入睡眠模式。进入睡眠时：

1. 如果 WDT 使能，则 WDT 的后分频器(如果分配给 WDT)和定时器将被清零，并重新开始计时。
2. 超时标志位 (/TF) = 1。
3. 掉电标志位 (/PF) = 0。
4. 时钟源
  - 指令时钟自动关闭；
  - 如果 Timer 在 SLEEP 下保持运行，则其所选用的时钟源 HIRC, LIRC 或外部振荡器(EC, LP, XT)也将保持运行。如果某个 Timer 在睡眠中自动关闭，则其时钟源也将自动关闭，除非此时钟源同时被另一个保持运行的 Timer 所使用。
  - 指令时钟自动停止，因此即便配置了输出内部指令时钟，进入睡眠后其输出也将停止。
5. I/O 端口
  - 如果 Timer2 在 SLEEP 下保持运行，则 PWM 输出也将保持。如果 Timer2 自动关闭，那么 PWM 的输出将保持其进入 SLEEP 前的状态。
  - 其他数字输出端口，将保持其进入 SLEEP 之前的状态(高阻态，低电平或高电平)。
  - 当“ADON = 1”且 ADC 所选时钟源保持运行时，ADC 即可运行。如果其时钟源自动关闭，则 ADC 也将自动关闭。

有关各个外设 在 SLEEP 状态下如何工作的详细信息，请查阅相应章节。

## 8.2 从 SLEEP 中唤醒

从睡眠中唤醒有 2 个基本原则：

- 基于时间，即 CPU 在一定的时间后醒来。建议选择 LIRC 作为计时的时钟源，因为 LIRC 比 HIRC 的功耗更低。
- 基于事件，即触发 POR，系统复位，仅唤醒而不产生中断，以及产生中断的事件，如 LVD，ADC，端口变化中断，PA4 边沿中断。

ADC 有自动阈值比较功能，当满足预设的阈值标准时，则会触发唤醒和/或中断。

1. 如果使能，看门狗定时器可触发唤醒 (参阅 [章节 7.1](#) 看门狗定时器)。
2. 完全复位和系统复位：
  - POR 完全复位 (不能关闭)
  - 通过/MCLR 进行外部系统复位 (如果使能)
  - LVR 复位 (如果使能)
3. 使能中断 (关闭“全局中断使能”不影响唤醒功能)。请参阅 [章节 9](#) 中断。

注：

1. 从睡眠中唤醒将清零 WDT。
2. 如果 T1CKPSA = 1 (预分频器分配给 Timer1，而不是 Timer2)，且 Timer2 所选的时钟源保持运行，此时即使 TMR2ON = 0 (关闭)，Timer2 仍将启动运行。
3. 紧跟 SLEEP 指令后必须写为 NOP 指令

使用非中断方式 (即未执行“中断服务程序) 从 SLEEP 中唤醒时，比如 WDT 唤醒或全局中断控制位 (GIE)未使能时的中断事件唤醒，下一条指令将被执行两次。为了避免重复执行，紧跟 SLEEP 的后面必须为 NOP 指令。

*SLEEP*

*NOP*           // 非中断方式唤醒时，NOP 将执行两遍。

## 9. 中断 (INTERRUPTS)




图 9-1 中断结构框图

CPU 支持 11 个中断源，分为 2 组：

### 1) 非外设中断 (Timer0 和 I/O)

- Timer0 溢出
- PA4-INT (自动上升沿或下降沿中断)
- PORTA 端口变化中断 (软件控制)

### 2) 外设中断

- Timer1 与 PR1 匹配
- Timer2 后分频器溢出
- DATA EEPROM 写完成
- LIRC 和 HIRC 交叉校准完成
- 故障保护时钟监控器
- LVD 条件匹配
- ADC 转换完成
- ADC 阈值比较匹配

与其他 Timers 不同，WDT 溢出不会产生中断。除外部 I/O 中断外，其他中断请参阅相应章节。

产生中断时，PC 跳转并执行“中断服务程序(ISR)”。中断的关闭/使能有多层控制：

- 每个中断源均有其独立的中断使能位：T0IE, INTE, IOCAx, TMR1IE, TMR2IE, EEIE, CKMIE, LVDIE, ADCIE, ACMPIE。
- 8 个 PAX 中断输入共用一个端口中断使能位：PAIE (PORTA Interrupt Enable)。
- 外设中断有一个总中断使能位：PEIE (PEripheral Interrupt Enable)。
- 如果关闭以上所有控制位，将不会执行从睡眠中唤醒。
- 所有中断都由全局中断使能位控制：GIE (Global Interrupt Enable)。与其他使能位不同，当关闭全局中断使能位时，依然允许从睡眠中唤醒。
- 关闭中断使能位并不影响中断标志位的置位。

中断处理时序如下：

- 自动设置“GIE = 0”，从而关闭中断。
- 返回地址被压入堆栈，程序指针 PC 加载 0x0004 地址。
- 发生中断后的 1 – 2 个指令周期，跳转到“中断服务程序(ISR)”开始处理中断。
- 执行“从中断返回(RETI)”指令退出 ISR。在 RETI 之前必须清除所有中断标志位。
- 当 ISR 完成时，PC 返回到中断前的地址，如果在 SLEEP 模式下，则返回到 SLEEP 指令后紧跟的地址。
- 在执行 RETI 时自动设置“GIE = 1”，从而使能中断。

注： 中断过程中，只有返回 PC 地址被自动保存在堆栈上。如果用户需要保存其他重要的寄存器值(如 W, STATUS 寄存器等)，必须通过指令将这些值正确地写入临时寄存器中，建议使用 GPR 的最后 16 个 bytes 作为临时寄存器，因为所有 bank 共用这 16 个 bytes，而不需要切换 bank 以节省代码。

## 9.1 中断相关寄存器汇总

名称	地址	bit 7	bit 6	bit 5	bit 4	bit 3	bit 2	bit 1	bit 0	复位值(RW)
INTCON	0x0B	GIE	PEIE	T0IE	INTE	PAIE	T0IF	INTF	PAIF	0000 0000
PIE1	0x8C	EEIE	CKMIE	LVDIE	ACMPIE	TMR1IE	OSFIE	TMR2IE	ADCIE	0000 0000
PIR1	0x0C	EEIF	CKMIF	LVDIF	ACMPIF	TMR1IF	OSFIF	TMR2IF	ADCIF	0000 0000
OPTION	0x81	/PAPU	INTEDG	T0CS	T0SE	PSA	PS2	PS1	PS0	1111 1111
TRISA	0x85	PORTA 方向控制								1111 1111
IOCA	0x96	PORTA 端口变化中断设置								0000 0000

表 9-1 中断相关寄存器地址和默认值

名称	状态		寄存器	地址	复位值
GIE	全局中断	1 = 使能 (PEIE, 各中断独立使能位适用) 0 = <u>全局关闭</u> (唤醒不受影响)	INTCON[7]	0x0B 0x8B 0x10B 0x18B	RW-0
PEIE	外设总中断	1 = 使能 (各中断独立使能位适用) 0 = <u>关闭</u> (无唤醒)	INTCON[6]		RW-0
TOIE	Timer0 溢出中断	1 = 使能 0 = <u>关闭</u> (无唤醒)	INTCON[5]		RW-0
INTE	PA4-INT 外部中断		INTCON[4]		RW-0
PAIE	PORTA 端口变化中断	1 = Yes (锁存) 0 = <u>No</u>	INTCON[3]		RW-0
TOIF	Timer0 溢出中断标志位		INTCON[2]		RW-0
INTF	PA4-INT 外部中断标志位	INTCON[1]	RW-0		
PAIF	PORTA 端口变化中断标志位	INTCON[0]	RW-0		

表 9-2 INTCON 寄存器

名称	状态		寄存器	地址	复位值
EEIE	EE 写完成中断	1 = 使能 0 = <u>关闭</u> (无唤醒)	PIE1[7]	0x8C	RW-0
CKMIE	LIRC和HIRC交叉校准完成中断		PIE1[6]		RW-0
LVDIE	LVD 中断		PIE1[5]		RW-0
ACMPIE	ADC 阈值比较匹配中断		PIE1[4]		RW-0
TMR1IE	Timer1与PR1匹配中断		PIE1[3]		RW-0
OSFIE	外部振荡器故障中断		PIE1[2]		RW-0
TMR2IE	Timer2与PR2匹配中断		PIE1[1]		RW-0
ADCIE	ADC 转换完成中断		PIE1[0]		RW-0

表 9-3 PIE1 寄存器

名称	状态		寄存器	地址	复位值
EEIF	EEPROM 写完成标志位	1 = Yes (锁存) 0 = <u>No</u>	PIR1[7]	0x0C	RW-0
CKMIF	LIRC和HIRC交叉校准完成标志位		PIR1[6]		RW-0
LVDIF	LVD 中断标志位		PIR1[5]		RW-0
ACMPIF	ADC 阈值比较匹配标志位		PIR1[4]		RW-0
TMR1IF	Timer1与PR1匹配标志位		PIR1[3]		RW-0
OSFIF	外部振荡器故障标志位		PIR1[2]		RW-0
TMR2IF	Timer2与PR2匹配标志位		PIR1[1]		RW-0
ADCIF	ADC 转换完成标志位		PIR1[0]		RW-0

表 9-4 PIR1 寄存器

名称	状态	寄存器	地址	复位值
/PAPU	<u>PORTA 上拉</u> 1 = <u>全局关闭</u> 0 = 由 WPUA 控制	OPTION[7]	0x81	RW-1
INTEDG	<u>PA4 中断沿</u> 1 = <u>上升沿</u> 0 = <u>下降沿</u>	OPTION[6]		RW-1
TRISA	<u>PORTA I/O 数字输出 (方向控制)</u> 1 = <u>输入 (关闭数字输出)</u> 0 = <u>关闭上拉/下拉</u>	TRISA[7:0]	0x85	RW-11111111
IOCA	<u>PORTA 端口变化中断</u> 1 = <u>使能</u> 0 = <u>关闭</u>	IOCA[7:0]	0x96	RW-00000000

表 9-5 OPTION, TRISA 和 IOCA 寄存器

9.2 PA4-INT 和 PORTA 端口变化中断

名称	PA4-INT	PORTA 端口变化中断
通道数	仅PA4	PA0 – PA7 (多达8个通道)
I/O 设置	TRISA[4] = 1; ANSEL0[4] = 0	TRISA[x] = 1; ANSEL0[x] = 0
其他设置	INTEDG, INTE, GIE, INTF	IOCA, PAIE, GIE, PAIF
触发	上升沿或下降沿 (二选一)	0 → 1 或 1 → 0
需要软件监控?	No	需要

表 9-6 PA4-INT 和 PORTA 端口变化中断之间的区别

PA4-INT 和 PORTA 端口变化中断均为外部 I/O 中断，而两者对 PA4 均适用。如果设置正确，PA4-INT 将在后台运行而无需监督。PORTA 端口变化中断则需要持续的软件监控。对于 PORTA 端口变化中断：

1. 将输入寄存器值锁存到端口变化中断锁存器中(通过读 PORTA)。
2. 当输入电平变化时，输入寄存器值与锁存器值之间的差异将置位 PAIF。
3. 输入寄存器的锁存过程(即读 PORTA 的过程)将更新用于比较的参考电平，如果在 PAIF 置位后立即读 PORTA 即可清除端口变化中断的触发条件。当端口不匹配事件不再存在时，PAIF 可通过指令清除。




图 9-2 PORTA 转变沿中断

## 10. PWM




图 10-1 PWM 结构框图

PWM 特性：

- 4 路周期相同 (由 Timer2 控制)，且独立占空比的 PWM 通道：P1A, P1B, P1C, P1D
- 通道 1 带有互补输出：/P1A
- 1 路带死区控制的 PWM 通道：P1A, /P1A
- 16-bit 的分辨率
- 每路 PWM 输出极性可独立控制
- 带可选自动重启功能的多种故障刹车事件
- PWM1 和 PWM4 可映射到 3 个 I/O, PWM2 和 PWM3 可映射到 2 个 I/O
- XOR/XNOR 第 2 功能输出
- 蜂鸣器模式
- 单脉冲输出模式
- 周期和占空比寄存器双缓冲读写设计

**SLEEP 模式下的 PWM 操作** – 不管是否处于 SLEEP 状态，只要 Timer2 保持运行(参阅 [章节 7.4](#) Timer2)，且 PWM 使能，那么 PWM 将一直保持运行。而 Timer2 如需在 SLEEP 下运行，其时钟源不可选择指令时钟。如果 SLEEP 模式下 Timer2 自动关闭，那么 PWM 的输出将保持其进入 SLEEP 前的状态。



## 10.1 PWM 相关寄存器汇总

	Timer2 周期		Timer2 计数器		占空比		死区时间
	MSB	LSB	MSB	LSB	MSB	LSB	
PWM1	PR2H	PR2L	TMR2H	TMR2L	P1ADTH	P1ADTL	P1DC
/PWM1					P1BDTH	P1BDTL	-
PWM2					P1CDTH	P1CDTL	-
PWM3					P1DDTH	P1DDTL	-
PWM4							

名称	地址	bit 7	bit 6 - 0	复位值(RW)
PR2H	0x92	PR2 周期高 8 位		1111 1111
PR2L	0x91	PR2 周期低 8 位		1111 1111
TMR2H	0x13	Timer2 计数器高 8 位		0000 0000
TMR2L	0x11	Timer2 计数器低 8 位		0000 0000
P1ADTH	0x14	P1A 占空比高 8 位		0000 0000
P1ADTL	0x0E	P1A 占空比低 8 位		0000 0000
P1BDTH	0x15	P1B 占空比高 8 位		0000 0000
P1BDTL	0x0F	P1B 占空比低 8 位		0000 0000
P1CDTH	0x1A	P1C 占空比高 8 位		0000 0000
P1CDTL	0x10	P1C 占空比低 8 位		0000 0000
P1DDTH	0x09	P1D 占空比高 8 位		0000 0000
P1DDTL	0x08	P1D 占空比低 8 位		0000 0000
P1CON	0x16	-	P1DC (死区时间)	0000 0000

表 10-1 PWM 时序设置

	通道分配			输出使能			极性		
	Ch 0	Ch 1	Ch 2	Ch 0	Ch 1	Ch 2	Ch 0	Ch 1	Ch 2
PWM1	PA6	PB5	PA1	P1A0OE	P1A1OE	P1A2OE	P1A0P	P1A1P	P1A2P
/PWM1	PB1	PB6	PA1	P1A0NOE	P1A1NOE	P1A2NOE	P1A0NP	P1A1NP	P1A2NP
PWM2	PA7	PB7	-	P1B0OE	P1B1OE	-	P1B0P	P1B1P	-
PWM3	PB2	PB0	-	P1C0OE	P1C1OE	-	P1C0P	P1C1P	-
PWM4	PB3	PA3	PA2	P1D0OE	P1D1OE	P1D2OE	P1D0P	P1D1P	P1D2P

名称	bit 7	bit 6 - 0	bit 5	bit 4	bit 3	bit 2	bit 1	bit 0	地址	复位值(RW)
P1OE2	P1D2OE	P1D1OE	P1D0OE	-	-	P1C1OE	P1B1OE	-	0x11B	000- -00-
P1OE	P1C0OE	P1B0OE	P1A2NOE	P1A2OE	P1A1NOE	P1A1OE	P1A0NOE	P1A0OE	0x90	0000 0000
P1POL	P1C0P	P1B0P	P1A2NP	P1A2P	P1A1NP	P1A1P	P1A0NP	P1A0P	0x99	0000 0000
P1POL2	P1D2P	P1D1P	P1D0P	-	-	P1C1P	P1B1P	-	0x109	000- -00-

表 10-2 PWM 输出极性 (1 = 反向, 0 = 正常) 和输出使能位 (1 = 使能, 0 = 关闭)

	关闭 = 0, 使能 = 1			异或(XOR) = 0, 同或(XNOR) = 1			第 2 功能
	Ch 0	Ch 1	Ch 2	Ch 0	Ch 1	Ch 2	
PWM1	-	-	-	-	-	-	N/A
/PWM1	-	-	-	-	-	-	N/A
PWM2	-	-	-	-	-	-	N/A
PWM3	-	P1CF2E	-	-	P1CF2	-	P1C xor/xnor P1D
PWM4	-	P1DF2E		-	P1DF2		P1B xor/xnor P1C

名称	地址	bit 3	bit 2	bit 1	bit 0	复位值 (RW)
P1AUX	0x1E	P1CF2E	P1CF2	P1DF2E	P1DF2	0000

表 10-3 PWM 第 2 功能

名称	4 路 PWM 通道通用控制	寄存器	地址	复位值
PR2U	<u>更新周期和占空比的即时生效控制位</u> 1 = PR2/P1xDTy 缓冲值立即分别更新到 PR2ACT 和 P1xDTyACT 0 = 周期结束后正常更新	T2CON0[7]	0x12	WO1-0
P1BZM	1 = 蜂鸣器 (Buzzer) 模式, 50%占空比 0 = 正常 PWM 模式	T2CON2[3]	0x9E	RW-0
P1OS	1 = 单脉冲 (One pulse) 模式 0 = 正常连续模式	T2CON2[4]		RW-0

表 10-4 4 路 PWM 通道的通用功能控制

名称	控制	寄存器	地址	复位值
P1BKS	<u>PWM 故障源</u> 000: 禁止故障刹车功能      100: LVDW = 1 or BKIN = 0 001: BKIN = 0                    101: LVDW = 1 or BKIN = 1 010: BKIN = 1                    110: ADC 阈值比较标志位为'1' 011: LVDW = 1                    111: 禁止故障刹车功能	P1BR0[6:4]	0x17	RW-0
	<u>PWM 自动重启</u> 1 = 当故障条件被清除时, P1BEVT 自动清零, PWM 自动重启 0 = 当故障条件被清除时, P1BEVT 由指令清零, PWM 重启			

表 10-5 PWM 故障刹车源和自动重启

名称	状态	寄存器	地址	复位值
P1BEVT	<u>PWM 发生故障事件标志位</u> 1 = Yes (锁存, 直至被清零)      0 = No	P1BR0[7]	0x17	RW-0

表 10-6 PWM 故障事件状态位

名称	地址	bit 7	bit 6	bit 5	bit 4	bit 3	bit 2	bit 1	bit 0	复位值(RW)
P1BR0	0x17	P1BEVT	P1BKS [2:0]		P1BSS		P1ASS		0000 0000	
P1BR1	0x19	P1D2SS		P1DSS		P1C2SS		P1CSS		0000 0000
P1AUX	0x1E	-	-	P1B2SS		-	-	-	-	--00 0000

	故障下, 引脚输出状态			备注
	Ch 0	Ch 1	Ch 2	
PWM1 /PWM1	P1ASS			00 = 高阻; 01 = 逻辑 “0” 1x = 逻辑 “1”;
PWM2	P1BSS	P1B2SS <sup>(1)</sup>	-	<sup>(1)</sup> 00 = 高阻; 01 = 0 1x = 1
PWM3	P1CSS	P1C2SS <sup>(1)</sup>	-	如 p1xxp = 0, 逻辑 “0” = 0
PWM4	P1DSS	P1D2SS <sup>(1)</sup>		如 p1xxp = 1, 逻辑 “0” = 1

表 10-7 PWM 发生故障时的输出状态

## 10.2 时钟源

4 路 PWM 通道的专用定时器为 Timer2, 其可选择的 6 个时钟源如下:

- 1x or 2x 指令时钟
- 1x or 2x HIRC
- LIRC
- 1x or 2x 外部时钟 (只有当 FOSC 相应地配置成 LP, XT 或 EC 模式时才有效)

具体时钟源设置请参阅 [章节 7.4 Timer2](#).

## 10.3 周期 (Period)

PWM 周期由 Timer2 的 PR2 (PR2H + PR2L) 周期寄存器决定, 如 [公式 10-1](#):

$$\text{公式 10-1 } PWM \text{ 周期} = (PR2 + 1) * T_{T2CK} * (TMR2 \text{ 预分频值})$$

当 Timer2 的计数结果寄存器 TMR2 与 PR2 相等时:

- Timer2 的周期和占空比寄存器 (PR2ACT 和 P1xDTACT) 被更新。
- TMR2 被清零, 即 “TMR2 = 0”。
- P1Ax, P1Bx, P1Cx, P1Dx 输出逻辑 “1”。

## 10.4 占空比 (Duty Cycle)

4 路 PWM 均具有独立的占空比, 由相应的 2 x 8-bit 寄存器 (P1xDTH, P1xDTL) 设置。P1xDTH 为高 8 位而 P1xDTL 为低 8 位。由于内部的双缓冲设计, P1xDTH 和 P1xDTL 寄存器可在任何时刻被更新写入。

PWM 脉宽 (Pulse width) 和占空比 (Duty cycle) 分别由 [公式 10-2](#) 和 [公式 10-3](#) 计算得出:

$$\text{公式 10-2 } \text{脉宽} = P1xDT * T_{T2CK} * (TMR2 \text{ 预分频值})$$

$$\text{公式 10-3 } \text{占空比} = P1xDT \div (PR2 + 1)$$

### 10.5 死区 (Deadband) 时间




图 10-2 PWM 死区时间时序图

如果 P1DC ≠ “00 0000”，P1Ax 和 P1AxN (P1A) 的低到高转换沿将产生延迟，延迟时间即为“死区”时间。有效脉宽和占空比也相应减小。死区定时器以Timer2时钟作为计数时钟源。

### 10.6 故障刹车 (Fault-Break) 功能

4 路 PWM 均支持故障刹车功能。一旦发生故障刹车事件，且只要故障条件一直存在，PWM 输出引脚将根据其设置一直输出预定状态。TMR2ON 不受影响。故障刹车事件可以为下列条件之一：

- BKIN = 0
- BKIN = 1
- LVDW = 1 (LVDDEB 使能消抖，用于 LVDW 的滤波)
- LVDW = 1, BKIN = 0
- LVDW = 1, BKIN = 1
- ADC 阈值比较标志位为‘1’

注： P1BEVT 为故障事件状态位。LVDW 不锁存，反映 LVD 的实时比较结果。每次 ADC 转换结束后都会更新阈值比较结果。




图 10-3 LEB 时序图

如果 “LEBEN = 1”，那么在 LEB 计数时间内将忽略 PWM 故障刹车事件的触发。这种 LEB 特性对 PWM 故障刹车触发(BKIN) 和 ADC 触发均适用，且参数设置也共用。

名称	状态	寄存器	地址	复位值
ADDLY.8 / LEBPR9	ADC 延迟计数器或 LEB 计数器的第 8 位 (参阅 “ADDLY”)	ADCON2[3]	0x115	RW-0
ADDLY / LEBPRL	ADC 延迟或 LEB 低 8 位 (非软件触发, ADEX = 1) (延迟时间 = (ADDLY+6)/F <sub>ADC</sub> ) (如果启用 PWM 输出触发 ADC, 在 PWM 运行过程中不得更改 ADDLY)	ADDLY[7:0]	0x188	RW-0000 0000
LEBEN	ADC 触发和 BKIN 的 LEB 使能位 1 = 使能 (当 GO/DONE=1 时进行切换将产生不可预知的结果) 0 = 关闭	LEBCON[7]	0x185	RW-0
LEBCH	LEB 信号源 00 = P1A0                      10 = P1C 01 = P1B                      11 = P1D	LEBCON[6:5]		RW-00
EDGS	LEB 触发沿 0 = 上升沿 1 = 下降沿	LEBCON[3]		RW-0

表 10-8 LEB 用户寄存器

**故障刹车时的输出状态** – 故障刹车时, P1x 输出可以为输入状态(高阻), 输出逻辑高或逻辑低。注意, P1B1, P1C1, P1D1, P1D2 的故障输出状态的控制逻辑与其他 I/O 不同。

**故障清除** – 只要故障条件有效, P1BEVT 便不能由指令清零。只有当故障条件被清除时, P1BEVT 才可被指令清零。

**自动重启模式** – 发生故障刹车时, Timer2 将停止计数。当故障事件结束后, Timer2 将从其停止处恢复计数。4 路 PWM 输出可同时配置成自动重启模式, 否则 PWM 输出必须由指令重启。

10.7 周期和占空比寄存器的更新

周期和各占空比寄存器可随时被更新写入, 但除非使用 PR2U 来使其立即强制更新, 否则直至下一个周期到来时其更新值才会真正有效。

注: 指令可读 PR2 和 P1xDTL, P1xDTH 寄存器, 而 xxxACT 对软件不可见。




图 10-4 Timer2 寄存器的更新

周期和占空比寄存器的双缓冲读写设计可确保在大部分情况下减少 PWM 输出的毛刺，但如果在非常接近一个周期结束时去更新这些寄存器(特别是在 Timer2 的频率比系统时钟 Sysclk 快的情况下)，则可能发生不可预知的情况，且可能导致 xxxACT 寄存器的值被改为非期望值。




图 10-5 PR2ACT 值被更新成 FFF (期望值为 F00)

因此强烈建议在一个新的周期开始后立即更新 PR2 和 xxxDTx 寄存器。

10.8 PWM 输出

**重映射** – 4 路独立占空比的 PWM 通道 P1A, P1B, P1C, P1D, 可映射到不同的 I/O 引脚。PWM1 和 PWM4 可分别映射到 3 个 I/O, PWM2 和 PWM3 可分别映射到 2 个 I/O。

**蜂鸣器 (Buzzer) 模式** – 输出周期为  $(2 * (PR2 + 1) * T_{T2CK} * (TMR2 \text{ 预分频值}))$ 。P1A, P1B, P1C 和 P1D 将输出 50% 占空比的方波。




图 10-6 蜂鸣器模式的输出时序图

**单脉冲输出** – P1A, P1B, P1C 和 P1D 将只产生一次相应的单脉冲。

10.9 (P1C, P1D) 和 (P1B, P1C) 的第 2 功能输出

PB0 = P1C xor P1D (或 P1C xnor P1D, 参阅 “P1CF2E” 和 “P1CF2”, 表 10-3)。

PA2 和/或 PA3 = P1B xor P1C (或 P1B xnor P1C, 参阅 “P1DF2E” 和 “P1DF2”, 表 10-3)。




图 10-7 第 2 功能输出结构框图




图 10-8 P1B 和 P1C 的第 2 功能时序图

## 11. 数据 EEPROM (DATA EEPROM)

FT61F13x 片内集成有 128 x 8-bit 的非易失性 DATA EEPROM 存储区，并独立于主程序区。此数据存储区的典型擦写次数可达 100 万次。可通过指令进行读/写访问，每次可读取或写入的单位为 1 个 byte (8-bit)，没有页模式(page mode)。擦除/编程实现了硬件自定时，无需软件查询，以节省有限的代码空间。因此写操作可在后台运行，不影响 CPU 执行其他指令，甚至可进入 SLEEP 状态。

读操作需要 2 个指令时钟周期，而写操作需要的时间为  $T_{WRITE-EEPROM}$  (使能自动擦除为 2 ~ 4 ms，关闭自动擦除则为 0.7 ~ 1.3 ms)。芯片内置有电荷泵，因此不需要提供外部高压，即可对 EEPROM 区进行擦除和编程。写操作完成时将置位相应的中断标志位 EEIF。

不支持连续读(sequential READ) 或连续写(sequential WRITE)，因此每次读/写都必须更新相应的地址。

只要  $V_{DD} \geq V_{POR}$ ，CPU 即可在 8 MHz / 2T 的速度下运行，在高温下甚至可低至 1.5V 左右。而写 DATA EEPROM 所需的电压( $V_{DD-WRITE}$ ) 较高。工业级和汽车 1 级的最低  $V_{DD-WRITE}$  分别为 1.9V 和 2.2V。读 DATA EEPROM 没有此最低电压限制(参阅  $V_{DD-READ}$ )。

### 11.1 DATA EEPROM 相关寄存器汇总

名称	状态	寄存器	地址	复位值
EEDAT	DATA EEPROM 数据	EEDAT[7:0]	0x9A	RW-0000 0000
EEADR	DATA EEPROM 地址	EEADR[7:0]	0x9B	RW-0000 0000
WREN3	<u>DATA EEPROM 写使能 (bit 3)</u> 111 = 使能, 完成后重置为 000 (其他) = 关闭	EECON1[5]	0x9C	RW-0
WREN2	DATA EEPROM 写使能 (bit 2)	EECON1[4]		RW-0
WRERR	<u>DATA EEPROM 写错误标志位</u> 1 = 中止 (发生 MCLR 或 WDT 复位) 0 = 正常完成	EECON1[3]		RW-x
WREN1	DATA EEPROM 写使能 (bit 1)	EECON1[2]		RW-0
PONLY	<u>DATA EEPROM 自动擦除</u> 1 = No (不擦除, 只写) 0 = Yes (先擦除, 再写)	EECON1[1]		RW-0
RD	<u>DATA EEPROM 读控制位</u> 1 = Yes (保持 4 个 SysClk 周期, 然后 = 0) 0 = No	EECON1[0]		RW-0
WR	<u>DATA EEPROM 写控制位</u> 1 = 启动一次写或写正在进行中 (完成后重置为 0) 0 = 完成	EECON2[0]		0x9D

表 11-1 EEPROM 相关用户控制寄存器



名称	状态	寄存器	地址	复位值
GIE	全局中断	INTCON[7]	0x0B 0x8B 0x10B	RW-0
PEIE	外设总中断	INTCON[6]	0x18B	RW-0
EEIE	EEPROM 写完成中断	PIE1[7]	0x8C	RW-0
EEIF	EEPROM 写完成中断标志位	PIR1[7]	0x0C	RW-0

表 11-2 EEPROM 中断使能和状态位

## 11.2 写 DATA EEPROM

1. 设置 “GIE = 0”;
2. 判断 GIE, 如果 “GIE = 1”, 则重复步骤 (1);
3. 往 EEADR 写入目标地址;
4. 往 EEDAT 写入目标数据;
5. 设置 “WREN3, WREN2, WREN1” = “1, 1, 1”, 并在整个编程过程中保持此设置;
6. 须立即设置 “WR = 1” 以启动写 (否则将中止);
7. 编程完成 (编程时间请参阅  $T_{WRITE-EEPROM}$ ) 后, “WR” 和 “WREN3, WREN2, WREN1” 都将自动清 0;

示例程序:

```

BCR INTCON, GIE
BTSC INTCON, GIE
LJUMP $-2
BANKSEL EEADR
LDWI 55H
STR EEADR           ; 地址为 0x55
STR EEDAT           ; 数据为 0x55
LDWI 34H
STR EECON1         ; WREN3/2/1 同时置 1
BSR EECON2, 0      ; 启动写
BSR INTCON, GIE    ; GIE 置 1
    
```

注:

1. 当编程正在进行中时, 对 Data EEPROM 进行读操作将导致读取结果错误。
2. 如果编程完成前, WREN3, WREN2 或 WREN1 任意一位被清 0, 在下次编程前需清除 EEIF 标志位。

### 11.3 读 DATA EEPROM

将目标地址写入 EEADR 寄存器，然后启动读 (“RD = 1”)。2 个指令时钟周期后，EEPROM 数据被写入 EEDAT 寄存器，因而必须在读指令之后紧跟一条 NOP 指令。EEDAT 寄存器将保持此值直至下一次读或写操作。

读 DATA EEPROM 的示例程序如下：

```
BANKSEL EEADR
LDWI dest_addr
STR EEADR
BSR EECON1, RD
NOP                ; 读等待
LDR EEDAT, W      ; 此时，数据可由指令读取
```

### 11.4 自动擦除功能

将数据写入字节(byte)的过程包括 2 步：先擦除字节，再编程字节。擦除操作将字节的所有 bits 擦成“1”，而编程操作会有选择地将个别 bits 写成“0”。本芯片内置自动擦除功能(设置 PONLY = 0)，即编程前会先自动执行擦除操作。除高温环境外，建议使能自动擦除功能。

如果使能自动擦除，多次编程 FF 数据实际为多次擦除相应字节。然而多次编程非 FF 数据实际只对相应字节进行了一次编程，因为每次编程前都会先自动擦除。只有当自动擦除功能关闭时，重复编程才会有累积效应。某些情况下，比如在非常高的温度下，可能会需要关闭自动擦除功能，并进行重复编程以确保编程成功。流程如下：

1. 确保自动擦除使能。
2. 擦除字节。
3. 读 DATA EEPROM。
4. 如果字节数据为 FF 则继续，否则返回步骤(2)。
5. 再执行相同次数的步骤(2)即擦除操作，以确保擦除强度。
6. 关闭自动擦除。
7. 编程期望值。
8. 读 DATA EEPROM。
9. 如果字节数据为期望值则继续，否则返回步骤(7)。
10. 再执行相同次数的步骤(7)即累积编程，以确保编程强度。

## 12. 12-bit 模/数转换器 (ANALOG TO DIGITAL CONVERTER, ADC)

ADC 模块可将模拟输入信号转换成 12-bit 的数字信号。ADC 可在不同的时钟速度下运行，并且在高达 850 kHz 的时钟速度(即 48 kHz 的采样率，21  $\mu$ s/采样) 下仍具有真正的 12-bit 精度。




图 12-1 ADC 结构框图

模拟输入信号可以为 8 个 I/O(ANx)通道之一或 3 个内部参考电压(Internal  $V_{ADC-REF}$ )之一。ADC 由指令、I/O(PA4)或 PWM 触发。在触发和 ADC 采样之间可增加延时或前沿消隐(Leading Edge Blanking, LEB)。

当 ADC 转换完成时，和/或 ADC 阈值比较结果匹配时，将置位相应的中断标志位，并可触发中断和/或从睡眠中唤醒。

ADC 参考电压( $V_{ADC-REF}$ ) 通过指令选择为  $V_{DD}$ , 3 个内部参考电压(0.5V, 2V, 3V) 之一，或通过 I/O 输入外部参考电压。

ADC 不需要校准。另外，ADC 转换过程在后台运行，期间 CPU 可执行其他指令。

如果 ADC 需要在 SLEEP 下保持运行，且其转换时钟源为 Sysclk 或其分频时，则需通过另外使能所选时钟源为 Sysclk 的 Timers，来使系统时钟 Sysclk 在 SLEEP 时保持运行。当 ADC 的时钟源为 LIRC 时，进入 SLEEP 后 LIRC 将自动开启。

当 ADC 配置为硬件触发(PA4 或 PWM)时，GO/DONE 由硬件触发事件直接置位并启动 A/D 转换，软件置位 GO/DONE 将被忽略。

**12.1 ADC 相关寄存器汇总**

名称	状态		寄存器	地址	复位值
GIE	全局中断	1 = 使能 (PEIE, ADCIE, ACMPIE 适用) 0 = <u>全局关闭</u> (唤醒不受影响)	INTCON[7]	0x0B 0x8B 0x10B	RW-0
PEIE	外设总中断	1 = 使能 (ADCIE, ACMPIE 适用) 0 = <u>关闭</u> (无唤醒)	INTCON[6]	0x18B	RW-0
ADCIE	ADC 转换完成中断	1 = 使能 0 = <u>关闭</u> (无唤醒)	PIE1[0]	0x8C	RW-0
ADCIF	ADC 转换完成中断标志位	1 = Yes (锁存) 0 = <u>No</u>	PIR1[0]	0x0C	RW-0
ACMPIE	ADC 阈值比较匹配中断	1 = 使能 0 = <u>关闭</u> (无唤醒)	PIE1[4]	0x8C	RW-0
ACMPIF	ADC 阈值比较匹配中断标志位	1 = Yes (锁存) 0 = <u>No</u>	PIR1[4]	0x0C	RW-0

**表 12-1 ADC 中断使能和状态位**

名称	状态	寄存器	地址	复位值
ADRESL	<u>ADC 转换结果低有效位 (LSB)</u> ADFM=0: ADRESL[7:4] = 低 4 位 (其余为“0”) ADFM=1: ADRESL[7:0] = 低 8 位	ADRESL[7:0]	0x111	RW-xxxx xxxx
ADRESH	<u>ADC 转换结果高有效位 (MSB)</u> ADFM=0: ADRESH[7:0] = 高 8 位 ADFM=1: ADRESH[3:0] = 高 4 位 (其余为“0”)	ADRESH[7:0]	0x112	RW-xxxx xxxx
ADCMPPH	ADC 比较阈值 (仅高 8 位, 0.4% steps)	ADCMPPH[7:0]	0x187	RW-0000 0000
ADDLY / LEBPRL	<u>ADC 延迟/LEB (非软件触发, ADEX = 1)</u> (此为低 8 位, ADDLY.8 为高有效位) 延迟时间 = (ADDLY+6)/F <sub>ADC</sub> (如果启用 PWM 输出触发 ADC, 在 PWM 运行过程中不得更改 ADDLY)	ADDLY[7:0]	0x188	RW-0000 0000
LEBEN	<u>ADC 触发和 BKIN 的 LEB 使能位</u> 1 = 使能 (当 GO/DONE=1 时进行切换将产生不可预知的结果) 0 = <u>关闭</u>	LEBCON[7]		RW-0
LEBCH	<u>LEB 信号源</u> 00 = P1A0      10 = P1C 01 = P1B      11 = P1D	LEBCON[6:5]	0x185	RW-00
EDGS	<u>LEB 触发沿</u> 0 = <u>上升沿</u> 1 = <u>下降沿</u>	LEBCON[3]		RW-0

名称	状态	寄存器	地址	复位值
CHS	<u>ADC 模拟输入通道</u>		ADCON0[6:3]	RW-0000
	0000 = AN0	0101 = AN5		
	0001 = AN1	0110 = AN6		
	0010 = AN2	0111 = AN7		
	0011 = AN3	1xxx = (内部 $V_{ADC-REF}$ )		
0100 = AN4				
ADEX	<u>ADC 触发条件 (GO/DONE)</u> 1 = 由 PA4 或 PWM 置位 GO/DONE (硬件触发) 0 = 由指令置位 GO/DONE (软件触发)		ADCON0[2]	0x113 RW-0
GO/DONE	<u>ADC 转换启动和状态位</u> 1 = 由软件, PA4 或 PWM 启动 A/D 转换 (转换完成后自动清零) 0 = 转换完成 / 未进行转换		ADCON0[1]	RW-0
ADON	1 = ADC 使能 0 = <u>ADC 关闭</u> (无电流消耗)		ADCON0[0]	RW-0
ADFM	<u>A/D 转换结果格式 (参阅 “ADRESH”)</u> 1 = 右对齐 0 = <u>左对齐</u>		ADCON1[7]	RW-0
ADCS	<u>ADC 转换时钟源</u>		ADCON1[6:4]	RW-000
	TSEL = 2T	TSEL = 4T		
	000 = <u>SysClk/2</u>	000 = <u>SysClk/4</u>		
	001 = SysClk/8	001 = SysClk/16		
	010 = SysClk/32	010 = SysClk/64		
	011 = SysClk	011 = SysClk/2		
	100 = SysClk/4	100 = SysClk/8		
	101 = SysClk/16	101 = SysClk/32		
	110 = SysClk/64	110 = SysClk/128		
	111 = LIRC	111 = LIRC		
ADNREF	<u><math>V_{ADC-REF} -</math> (负参考电压)</u>		ADCON1[3:2]	RW-00
	00 = <u>内部 <math>V_{ADC-REF}</math></u>			
	01 = GND			
	10 = <u>内部 <math>V_{ADC-REF}</math> + 外部电容 Cap</u>			
11 = <u>外部参考电压 (I/O)</u>				
ADPREF	<u><math>V_{ADC-REF} +</math> (正参考电压)</u>		ADCON1[1:0]	RW-00
	00 = <u>内部 <math>V_{ADC-REF}</math></u>			
	01 = $V_{DD}$			
	10 = <u>内部 <math>V_{ADC-REF}</math> + 外部电容 Cap</u>			
11 = <u>外部参考电压 (I/O)</u>				
ADINTREF	<u>内部 <math>V_{ADC-REF}</math></u>		ADCON2[7:6]	0x115 RW-00
	00 = 0.5	10 = 3.0		
	01 = 2.0	11 = (未连接)		

名称	状态	寄存器	地址	复位值
ETGTYP	外部触发沿 (当 ADEX=1 时适用) 00 = (PWM 或 PA4-ADC_ETR) 下降沿 01 = (PWM 或 PA4-ADC_ETR) 上升沿	ADCON2[5:4]	0x186	RW-00
ADDLY.8 / LEBPR9	ADC 延迟计数器或 LEB 计数器的第 8 位 (参阅 “ADDLY”)	ADCON2[3]		RW-0
ETGSEL	外部触发源 (当 ADEX=1 时适用) 000 = P1A0            100 = P1D 001 = P1A0N        101 = ADC_ETR 010 = P1B            110 = (无) 011 = P1C            111 = (无)	ADCON2[2:0]		RW-000
ADFBEN	ADC 阈值比较结果匹配事件触发 PWM 故障刹车 1 = 使能 0 = 关闭	ADCON3[7]		RW-0
ADCMPOP	ADC 阈值比较的极性 1 = ADC 结果的高 8 位 < ADCMPH[7:0] 0 = ADC 结果的高 8 位 ≥ ADCMPH[7:0]	ADCON3[6]		RW-0
ADCM PEN	ADC 阈值比较 1 = 使能 0 = 关闭	ADCON3[5]		RW-0
LEBADT	LEB 结束后, ADC 开始自动转换 1 = 触发 ADC 转换 0 = 不触发 ADC 转换	ADCON3[3]		RW-0

表 12-2 ADC 相关用户寄存器

名称	地址	bit 7	bit 6	bit 5	bit 4	bit 3	Bit 2	bit 1	bit 0	复位值
ADRESL	0x111	A/D 转换结果低有效位								xxxx xxxx
ADRESH	0x112	A/D 转换结果高有效位								xxxx xxxx
ADCON0	0x113	-	CHS<3:0>				ADEX	GO/DONE	ADON	-000 0000
ADCON1	0x114	ADFM	ADCS<2:0>			ADNREF<1:0>		ADPREF<1:0>		0000 0000
ADCON2	0x115	ADINTREF<1:0>		ETGTYP<1:0>		ADDLY.8	ETGSEL<2:0>			0000 0000
ADDLY	0x188	ADDLY<7:0> / LEBPRL<7:0>								0000 0000
ADCON3	0x186	ADFBEN	ADCMPOP	ADCM PEN	-	LEBADT	-			000- 0---
ADCMPH	0x187	ADCMPH<7:0>								0000 0000
LEBCON	0x185	LEBEN	LEBCH		-	EDGS	-			000- 0---

表 12-3 ADC 相关用户寄存器地址

## 12.2 ADC 配置

配置 ADC 包括以下设置 (更改配置时需设置 ADON=0 以关闭 A/D 转换或外部触发):

- 通道选择
- ADC 参考电压
- ADC 转换时钟源
- 转换结果格式
- 触发源
- ADC 延时或前沿消隐 (Leading Edge Blanking, LEB)
- 响应 (中断设置)

**通道选择** – CHS 寄存器决定将哪个通道连接到用于 ADC 转换的采样保持电路。相应的 I/O 需通过设置 TRISx = 1 和 ANSEL0x = 1 来配置成模拟输入。

**ADC 参考电压 ( $V_{ADC-REF}$ )** – ADC 以 2 个参考电压作为相对值来测量输入模拟电压:  $V_{REF+}$  和  $V_{REF-}$ 。参考电压可以选择为:

- $V_{REF+}$  可选 VDD,  $V_{REF-}$  可选 GND
- 内部参考电压
- 内部参考电压加外部电容
- 外部参考电压 ( $V_{REF+}$  为 PA4,  $V_{REF-}$  为 PA5)

$V_{REF+}$  和  $V_{REF-}$  可以为上述选择的不同组合, 但不可以同时选择内部参考电压, 否则  $V_{REF-}$  将强制连接到 GND。

内部参考电压可以为 0.5V, 2.0V, 3.0V, 或 “未连接” (参阅 “ADINTREF”, 表 12-2)。

**ADC 转换时钟选择** – ADC 可通过指令选择 8 种时钟频率 (参阅 “ADCS”, 表 12-2):

- TSEL = 2T 时为 SysClk/N; TSEL = 4T 时为 SysClk/2N; N = 1, 2, 4, 8, 16, 32, 64
- LIRC (256 kHz 或 32 kHz, 参阅 “LFMOD”, 表 6-2)




图 12-2 ADC 时钟配置

**转换结果格式** – A/D 转换结果可储存为左对齐或右对齐两种格式(参阅 “ADFM”, 表 12-2)。




图 12-3 ADC 转换结果格式

12.2.1 ADC 触发和延时配置

ADC 转换可由指令(ADEX = 0)、PWM 边沿或 IO(PA4)转变沿(ADEX = 1)触发。其中，PWM 或 PA4 的触发沿可选择为 "上升沿" 或 "下降沿" (参阅 "ETGTYP", 表 12-2)。




图 12-4 LEB 结构框图

在高速开关应用中，开关(如 MOSFETs/IGBTs)导通瞬间通常会产生极大的瞬变电流，而这些瞬变会导致测量误差。利用前沿消隐(LEB)功能，应用程序可忽略 PWM 输出边沿附近产生的由 MOSFETs/IGBTs 开关所引起的预期瞬变。

LEB 和 PWM 的时钟源均为 T2CK(Timer2 时钟源)。LEB 计时期间，ADC 保持采样，直至 LEB 计时溢出(参阅 "LEBPR", 表 12-2)。在 LEB 计时周期内如果再次发生有效的 LEB 触发沿，则 LEB 定时器将清 0 并重新开始计数。



触发条件	延迟 / 消隐	触发通道
指令	(无延迟)	(N/A)
I/O (PA4)	$(ADDLY+6) \times T_{AD}$ ; $ADDLY = LEBPR$	I/O (PA4)
PWM	$(LEBPR+6) \times T_{AD}$	LEBEN = 0; ETGSEL (LEBCH 忽略)
	$(LEBPR+4) \times T_{T2CK} + 2 \times T_{AD}$ ( $T_{T2CK} = \text{Timer2 period}$ )	LEBEN = 1; LEBCH (ETGSEL 忽略)

**表 12-4** ADC 触发, 延迟和通道设置

如果由软件触发( $ADEX = 0$ ),  $GO/DONE$  由指令置位后立即启动 A/D 转换。如果由 PA4 或 PWM 触发, 则有一定的延迟时间(“ $6 \times T_{AD}$ ” 或 “ $4 \times T_{T2CK} + 2 \times T_{AD}$ ”, 参阅 [表 12-4](#))。另外可通过设置  $ADDLY/LEBPR$  寄存器在  $GO/DONE$  置位前增加额外的延迟。ADC 延时定时器( $ADDLY$ )和  $LEB$  定时器 ( $LEBPR$ )共用同一个 9-bit 计数器, 此计数器由  $LEBPR9$  和  $LEBPR[7:0]$ 组成。延迟结束后采样保持电路将在“0 到  $1 \times T_{AD}$ ”时间内断开。

注:

1. 在使能  $LEB$  前, 需先设置  $ADEX$  和  $ADON$  寄存器。
2. ADC 转换完成前将忽略新的触发条件。
3. 如果  $LEBEN=1$ , 则将忽略  $ETGSEL$ , 触发源即为  $LEB$  的触发源。此时由  $LEB$  定时器溢出触发 ADC 自动转换(参阅 “ $LEBADT$ ”, [表 12-2](#))。

### 12.2.2 ADC 中止转换

有时需中止 ADC 转换, 比如需启动新的 ADC 采样时。

- 当  $ADEX = 0$  (指令触发)时, 可通过软件设置  $GO/DONE = 0$  来中止 ADC。
- 当  $ADEX = 1$  时, 必须通过关闭 ADC 模块( $ADON = 0$ )来中止 ADC。
- 当 ADC 转换被中止时,  $ADRESH$  和  $ADRESL$  不会被更新, 而是保持前一次的转换结果值。
- 系统复位时, 由于相应的寄存器被复位, 因此 ADC 将中止, 且 ADC 模块被关闭。

### 12.2.3 中断

ADC 模块在发生下列事件时将置位相应的中断标志位:

- ADC 转换完成 ( $ADCIF$ )
- ADC 阈值比较匹配 ( $ACMPIF$ )

每个中断模块均有其相应的中断使能位( $ADCIE$  和  $ACMPIE$ ), 和更高层级的外设总中断( $PEIE$ ), 以及最高级别的全局中断( $GIE$ )。

无论中断使能位是否打开, 发生中断事件时都将置位相应的中断标志位。是否触发中断和/或从睡眠中唤醒则取决于相应的使能控制位( $GIE, PEIE, ADCIE$  和  $ACMPIE$ )。

注: ADC 转换完成后会自动将结果与  $DCMPH$  寄存器里的阈值进行比较(参阅“ $ADCMPEN$ ”, [表 12-2](#))。由  $ADCMPOP$  设置比较极性, 当产生相应的匹配条件时将置位中断标志位  $ACMPIF$ 。仅转换结果的高 8 位用于阈值比较, 因此  $V_{REF+}$ 和  $V_{REF-}$ 之间的比较 step 为 0.4%。当  $ADFBEN = 1$  时, 也将使能相应中断。




图 12-5 ADC 阈值比较结构框图

12.3 ADC 采样时间

采样时间，即采样保持时间，必须足够长以保证内部 ADC 电压稳定在输入通道电压的 0.01% 误差以内，以达到 12bit 的精度(0.024%)。采样时间和外部串联电阻的关系如下(表 12-5)：

$$T_{ACQ} > 0.16 \times R (\mu s); R \text{ 的单位为 } k\Omega.$$

当采样时间  $T_{ACQ}$  为  $2\mu s$  时，外部串联电阻必须  $\leq 12.5 k\Omega$ 。如果使用更大的串联电阻，则  $T_{ACQ}$  将成比例增加。结点漏电流限制了允许使用的最大串联电阻值。对于  $5nA$  的结点漏电流，在  $50 k\Omega$  的串联电阻上将产生  $0.25mV$  ( $2V$  参考电压的  $0.0125\%$ ) 的压降。而当温度超过  $100^\circ C$  时，结点漏电流将大幅提高。因此，串联电阻越小越好。

串联电阻值	$T_{ACQ}$
$> 50 k\Omega$	(不推荐)
$50 k\Omega$	$\geq 8.0 \mu s$
$25 k\Omega$	$\geq 4.0 \mu s$
$12 k\Omega$	$\geq 2.0 \mu s$
$< 12 k\Omega$	$\geq 2.0 \mu s$

表 12-5 不同的外部串联电阻与最短  $T_{ACQ}$  的对应关系

采样保持时间即为内部 ADC 观测输入通道电压的时间。

采样保持时间的开始 = 通道切换后或 ADC 稳定后，以时间较迟者为准。

采样保持时间的结束 = 延迟结束后的 0 到 1 个  $T_{AD}$  时间内，延迟时间由触发条件决定(参阅 表 12-4)。

12.4 ADC 最短采样时间

$T_{AD}$  为 ADC 的时钟周期。转换 1 位(bit) 需  $1 \times T_{AD}$ ，同步需  $2 - 3 \times T_{AD}$ ，以及写入结果寄存器需  $1 \times T_{AD}$ ，完整的 12-bit 转换所需最短时间：

$$T_{ACQ} + (3 + 12 + 1) \times T_{AD} = T_{ACQ} + 16 T_{AD}$$

可保证真正 12-bit 精度的最高转换采样率为  $48 kHz$  (或  $\sim 21 \mu s/\text{采样}$ )。




图 12-6 模数转换 T<sub>AD</sub> 周期

### 12.5 ADC 转换步骤示例

设置 ADC:

1. 配置端口:
  - a. 设置 TRISx = 1, 禁止引脚输出驱动
  - b. 设置 ANSELx = 1, 关闭数字输入、弱上拉和弱下拉功能
2. 配置 ADC 模块:
  - a. 选择 ADC 转换时钟源
  - b. 选择 ADC 参考电压
  - c. 选择 ADC 触发条件: 软件、PA4-ADC\_ETR 或 PWM, 有或无 LEB
  - d. 选择转换结果格式
  - e. 使能阈值比较(可选)
3. 配置 ADC 中断(可选):
  - a. 使能 ADC 和/或阈值比较中断
  - b. 使能外设总中断
  - c. 关闭全局中断(如需执行中断服务程序则使能)
4. 打开 ADC 模块。然后等待所需 ADC 稳定时间 T<sub>ST</sub> (~15 μs), 当 V<sub>ADC-REF</sub> 选择内部参考电压时, 则需等待内部参考电压的稳定时间 T<sub>VRINT</sub> (参阅“T<sub>VRINT</sub>”, 章节 17.7) 和 T<sub>ST</sub> 时间的较长者, 即 max(T<sub>VRINT</sub>, T<sub>ST</sub>)。

至此, ADC 已准备好对不同的通道进行采样。对输入通道采样时:

1. ADC 输入选择为需测量的通道 (参阅“CHS”)。
2. 如有必要, 需清除 ADC 转换完成或阈值比较中断标志位。
3. 对采样时间 T<sub>ACQ</sub> 有最低要求, T<sub>ACQ</sub> 需足够长以保证内部 ADC 输入电容充满至输入通道电压的 0.01% 误差以内。另外取决于触发类型, 切换通道后或 ADC 稳定后(以时间较迟者为准)可能会有一定的延迟再触发。
  - a. 对于软件触发, 需要额外的 T<sub>ACQ</sub> 时间。

- b. 对于 PA4-ADC\_ETR 或 PWM 触发, 除非使用非常大的串联电阻, 否则内部延迟时间(ADDLY+6)  $\times T_{AD}$  通常大于  $T_{ACQ}$ , 因此不需要再额外延迟  $T_{ACQ}$ 。
5. 等待所需的延迟后, 由指令置位 GO/DONE, 或等待硬件触发事件自动置位 GO/DONE, 以启动 A/D 转换。
6. 通过以下方式等待 ADC 转换完成:
  - a. 查询 GO/DONE 位
  - b. 等待 ADC 中断(使能中断时)
7. 读取 ADC 转换结果
8. 如有必要, 清除 ADC 转换完成或阈值比较中断标志位。

注:

1. 虽然 GO/DONE 和 ADON 在同一个寄存器(ADCON0)中, 但不应同时设置。
2. ADC 转换过程中或等待外部触发时, 不可更改配置。建议在 ADON = 0 时进行更改。

以下为 ADC 程序示例 (输入采样通道为 PA0, ADC 时钟为 LIRC):

```

BANKSEL ADCON1
LDWI B'01110000'           ; ADC LIRC clock
STR ADCON1
BANKSEL TRISA
BSR TRISA, 0               ; Set PA0 to input
BANKSEL ANSEL0
BSR ANSEL0, 0              ; Set-PA0 to analog
BANKSEL ADCON0
LDWI B'10000001'          ; Right justify,
STR ADCON0                  ; VDD, Vref, AN0, On
LCALL StableTime           ; ADC stable time
LCALL SampleTime           ; Acquisition delay, TACQ
BSR ADCON0, GO             ; Start conversion
BTSC ADCON0, GO            ; Conversion done?
LJUMP $-1                  ; No, test again
BANKSEL ADRESH;
LDR ADRESH, W              ; Read upper 4 bits
STR RESULTHI               ; Store in GPR space
BANKSEL ADRESL;
LDR ADRESL, W              ; Read lower 8 bits
STR RESULTLO               ; Store in GPR space

```

### 13. 存储区读/写保护

程序区(PROM)可配置为全区读保护，或扇区读/写保护(每个扇区空间为 1 k x 14)。数据 EEPROM 区 (DROM)可配置为全区读保护。这些保护功能均由 IDE 界面进行选择配置。

名称	功能	默认
CPDB	DROM 全区读保护	关闭
CPB	PROM 全区读保护	关闭
FSECPB2	PROM 扇区 2 (1k x 14) 读/写保护	关闭
FSECPB1	PROM 扇区 1 (1k x 14) 读/写保护	关闭
FSECPB0	PROM 扇区 0 (1k x 14) 读/写保护	关闭

表 13-1 存储区读/写保护初始化配置寄存器

### 14. 低功耗模式 (LOW POWER MODE)

随着系统时钟 Sysclk 频率的增加，功耗也相应增加。但当 Sysclk 为高频时，完成给定任务所需的时间更短，从而使 CPU 可以更快地进入 SLEEP 模式。结合这两个相对的因素，通常情况下，在所允许的最高频率下运行时，一个给定任务所需的功耗是最低的。FT61F13x 在 16MHz / 2T 的速度下功耗低至 190  $\mu$ A/MIPS，为业内功耗最低的产品之一。

有些应用需要 CPU 保持运行而不进入睡眠，此时 SysClk 建议选择 LIRC。为了进一步降低功耗，可通过使能 ROMLPE 来让 CPU 进入低功耗模式。此低功耗模式仅适用于指令时钟低于 250kHz。

当 LIRC 为 32 kHz 时，低功耗模式的工作电流为  $\sim 8 \mu$ A。

名称	状态	寄存器	地址	复位值
ROMLPE	低功耗模式 1 = 使能 0 = 关闭	MSCON0[5]	0x1B	RW-0

表 14-1 低功耗模式

## 15. 指令集 (INSTRUCTION SET)

汇编语法	功能	运算	状态位
NOP	空操作	None	NONE
SLEEP	进入 SLEEP 模式	0 → WDT; Stop OSC	/PF, /TF
CLRWDT	清看门狗 (喂狗)	0 → WDT	/PF, /TF
LJUMP N	无条件跳转	N → PC	NONE
LCALL N	调用子程序	N → PC; PC + 1 → Stack	NONE
RETI	从中断返回	Stack → PC; 1 → GIE	NONE
RET	从子程序返回	Stack → PC	NONE
BCR R, b	将寄存器 R 的 b 位清 0	0 → R(b)	NONE
BSR R, b	将寄存器 R 的 b 位置 1	1 → R(b)	NONE
CLRR R	将寄存器 R 清 0	0 → R	Z
LDR R, d (MOVf)	将 R 存到 d	R → d	Z
COMR R, d	R 的反码	/R → d	Z
INCR R, d	R + 1	R + 1 → d	Z
INCRSZ R, d	R + 1, 结果为 0 则跳过	R + 1 → d	NONE
DECR R, d	R - 1	R - 1 → d	Z
DECRSZ R, d	R - 1, 结果为 0 则跳过	R - 1 → d	NONE
SWAPR R, d	将寄存器 R 的半字节交换	R(0-3)R(4-7) → d	NONE
RRR R, d	R 带进位循环右移	R(0) → C; R(n) → R(n-1); C → R(7);	C
RLR R, d	R 带进位循环左移	R(7) → C; R(n) → R(n+1); C → R(0);	C
BTSC R, b	位测试, 结果为 0 则跳过	Skip if R(b)=0	NONE
BTSS R, b	位测试, 结果为 1 则跳过	Skip if R(b)=1	NONE
CLRW	将工作寄存器 W 清 0	0 → W	Z
STTMD	将 W 内容存到 OPTION	W → OPTION	NONE
CTLIO R	设置 I/O 方向控制寄存器 TRISr	W → TRISr	NONE
STR R (MOVWF)	将 W 存到 R	W → R	NONE
ADDWR R, d	W 与 R 相加	W + R → d	C, HC, Z
SUBWR R, d	R 减 W	R - W → d	C, HC, Z
ANDWR R, d	W 与 R 相与	R & W → d	Z
IORWR R, d	W 与 R 相或	W   R → d	Z
XORWR R, d	W 与 R 异或	W ^ R → d	Z
LDWI I (MOVLW)	将立即数存到 W	I → W	NONE
ANDWI I	W 与立即数 I 相与	I & W → W	Z
IORWI I	W 与立即数 I 相或	I   W → W	Z
XORWI I	W 与立即数 I 异或	I ^ W → W	Z
ADDWI I	W 与立即数 I 相加	I + W → W	C, HC, Z
SUBWI I	立即数 I 减 W	I - W → W	C, HC, Z
RETWI I	返回, 将立即数 I 存到 W	Stack → PC; I → W	NONE

表 15-1 37 条 RISC 指令

字段	描述
R(F)	SFR/GPR 地址
W	工作寄存器
b	8-bit 寄存器 R / RAM 中的位地址
I / Imm (k)	立即数
X	不关心, 值可以为 0 或 1
d	<u>目标寄存器选择</u> 1 = 结果存放到寄存器 R / RAM 0 = 结果存放到 W
N	程序绝对地址
PC	程序计数器
/PF	掉电标志位
/TF	超时标志位
TRISr	TRISr 寄存器, r 可以是 A, B, C
C	进位 / 借位
HC	半进位 / 半借位
Z	0 标志位

表 15-2 操作码字段

名称	状态	寄存器	地址	复位值
Z	<u>0标志位: 算术或逻辑运算的结果为零?</u> 1 = Yes 0 = No	STATUS[2]	0x03 0x83 0x103 0x183	RW-x
HC	<u>半进位 / 半借位 (ADDWR, ADDWI, SUBWI, SUBWR): 结果的第4低位向高位发生了进位或借位?</u> 1 = 进位, 或未借位 0 = 未进位, 或借位	STATUS[1]		RW-x
C	<u>进位 / 借位 (ADDWR, ADDWI, SUBWI, SUBWR): 结果的最高位发生了进位或借位?</u> 1 = 进位, 或未借位 0 = 未进位, 或借位	STATUS[0]		RW-x

表 15-3 计算状态标志位

## 16. 特殊功能寄存器 (SPECIAL FUNCTION REGISTERS, SFR)

有 2 种特殊功能寄存器(SFR):

- 初始化配置寄存器：由仿真器界面设置(Integrated Development Environment, IDE);
- 用户寄存器;

### 16.1 初始化配置寄存器



图 16-1 由 IDE 设置的初始化配置寄存器




名称	功能	默认
CPB	PROM 全区读保护	关闭
MCLRE	外部 I/O 复位	关闭
PWRTEB	上电延时定时器(PWRT)，初始化配置完成后额外延时~64ms	关闭
WDTE	<u>WDT</u> <ul style="list-style-type: none"> <li>使能 (指令不能禁止)</li> <li>由指令控制 (SWDTEN)</li> </ul>	SWDTEN 控制
FOSC	<ul style="list-style-type: none"> <li>LP: PC1 (+) 和 PC0 (-) 接外部低速晶振</li> <li>XT: PC1 (+) 和 PC0 (-) 接外部高速晶振</li> <li>EC: PC1 (+) 接外部时钟输入, PC0 为 I/O</li> <li>INTOSC: PB0 或 PA2 输出“指令时钟”, PC0 和 PC1 为 I/O</li> <li>INTOSCIO: PC0 和 PC1 为 I/O</li> </ul>	INTOSCIO
CPDB	DROM 全区读保护	关闭
CSUMENB	程序空间校验和验证功能	关闭
TSEL	<u>指令时钟与系统时钟 SysClk 的对应关系 (2T or 4T):</u> <ul style="list-style-type: none"> <li>2 (指令时钟= SysClk/2)</li> <li>4 (指令时钟= SysClk/4)</li> </ul>	2
FCMEN	<u>故障保护时钟监控器</u> <ul style="list-style-type: none"> <li>使能</li> <li>关闭</li> </ul>	使能
IESO	<u>XT / LP 双速时钟启动</u> <ul style="list-style-type: none"> <li>使能</li> <li>关闭</li> </ul>	使能
RDCTRL	<u>当 TRISx = 0 (输出使能) 时, 读 PORTx 寄存器的返回值</u> <ul style="list-style-type: none"> <li>输入锁存器</li> <li>输出锁存器</li> </ul>	输出
LVREN	<u>LVR</u> <ul style="list-style-type: none"> <li>使能</li> <li>关闭</li> <li>非 SLEEP 模式下使能</li> <li>通过指令控制 (SLVREN)</li> </ul>	关闭
IRBTE	非法指令复位启动初始化配置	关闭
MRBTE	MCLRE 复位启动初始化配置	关闭
WDTBTE	WDT 复位启动初始化配置	关闭
LVRS	7 档 V <sub>BOR</sub> 电压(V): 2.0 / 2.2 / <u>2.5</u> / 2.8 / 3.1 / 3.6 / 4.1	2.5
FSECPB0	PROM 扇区 0 (1k x 14) 读/写保护	关闭
FSECPB1	PROM 扇区 1 (1k x 14) 读/写保护	关闭
FSECPB2	PROM 扇区 2 (1k x 14) 读/写保护	关闭

表 16-1 初始化配置寄存器 (由 IDE 设置)

**16.2 用户寄存器**

用户寄存器, 即特殊功能寄存器(SFR)分布在 4 个 bank 中。在访问寄存器前, 必须先切换到相应的 bank。



**图 16-2 间接寻址**

因为在切换 bank 时需要额外的指令, 因此一些常用的 SFR 同时存储在 4 个 bank 中, 以减少切换操作, 这些 4 个 bank 所共有的寄存器值是同步的。

地址	名称	bit 7	bit 6	bit 5	bit 4	bit 3	bit 2	bit 1	bit 0	复位值
0, 80, 100, 180	INDF	使用 FSR 的内容对数据存储寄存器进行访问 (非物理寄存器)								xxxx xxxx
2, 82, 102, 182	PCL	程序计数器 (PC) 低 8 位								0000 0000
3, 83, 103, 183	STATUS	FSRB8	PAGE[1:0]	/TF	/PF	Z	HC	C		0001 1xxx
4, 84, 104, 184	FSR	间接寻址指针寄存器								xxxx xxxx
A, 8A, 10A, 18A	PCLATH	-	-	-	程序计数器 (PC) 高 5 位锁存器					---0 0000
B, 8B, 10B, 18B	INTCON	GIE	PEIE	TOIE	INTE	PAIE	TOIF	INTF	PAIF	0000 0000
0x70 - 0x7F 0xF0 - 0xFF 0x170 - 0x17F 0x1F0 - 0x1FF	公共 BANK SRAM 区									xxxx xxxx

**表 16-2 4 个 BANK 共有的寄存器**

地址	名称	bit 7	bit 6	bit 5	bit 4	bit 3	bit 2	bit 1	bit 0	复位值	
0	INDF	使用 FSR 的内容对数据存储器进行访问 (非物理寄存器)								xxxx xxxx	
1	TMR0	Timer0 计数器								xxxx xxxx	
2	PCL	程序计数器低 8 位								0000 0000	
3	STATUS	FSRB8	PAGE[1:0]		/TF	/PF	Z	HC	C	0001 1xxx	
4	FSR	间接寻址指针寄存器								xxxx xxxx	
5	PORTA	PA7	PA6	PA5	PA4	PA3	PA2	PA1	PA0	xxxx xxxx	
6	PORTB	PB7	PB6	PB5	PB4	PB3	PB2	PB1	PB0	xxxx xxxx	
7	PORTC	-	-	-	-	-	-	PC1	PC0	---- --xx	
8	P1DDTL	P1D 占空比寄存器低 8 位								0000 0000	
9	P1DDTH	P1D 占空比寄存器高 8 位								0000 0000	
A	PCLATH	-	-	-	程序计数器高 5 位锁存器					---0 0000	
B	INTCON	GIE	PEIE	TOIE	INTE	PAIE	TOIF	INTF	PAIF	0000 0000	
C	PIR1	EEIF	CKMIF	LVDIF	ACMPIF	TMR1IF	OSFIF	TMR2IF	ADCIF	0000 0000	
D	FOSCCAL	FOSCCAL [7:0]								0110 1000	
E	P1ADTL	P1A 占空比寄存器低 8 位								0000 0000	
F	P1BDTL	P1B 占空比寄存器低 8 位								0000 0000	
10	P1CDTL	P1C 占空比寄存器低 8 位								0000 0000	
11	TMR2L	TMR2 [7:0], TMR2 低 8 位								0000 0000	
12	T2CON0	PR2U	TOUTPS [3:0]			TMR2ON	T2CKPS [1:0]			0000 0000	
13	TMR2H	TMR2 [15:8], TMR2 高 8 位								0000 0000	
14	P1ADTH	P1A 占空比寄存器高 8 位								0000 0000	
15	P1BDTH	P1B 占空比寄存器高 8 位								0000 0000	
16	P1CON	P1AUE	P1DC [6:0]								0000 0000
17	P1BR0	P1BEVT	P1BKS [2:0]			P1BSS [1:0]		P1ASS [1:0]		0000 0000	
18	WDTCON	-	WCKSRC [1:0]		WDTPS [3:0]			SWDTEN		-000 1000	
19	P1BR1	P1D2SS [1:0]		P1DSS [1:0]		P1C2SS [1:0]		P1CSS [1:0]		0000 0000	
1A	P1CDTH	P1C 占空比寄存器高 8 位								0000 0000	
1B	MSCON0	-	-	ROMLPE	CLKOS	SLVREN	CKMAVG	CKCNTI	T2CKRUN	0001 0000	
1C	SOSCPRL	SOSCPRL [7:0]								1111 1111	
1D	SOSCPRH	-	-	-	-	SOSCPRH [11:8]				---- 1111	
1E	P1AUX	-	-	P1B2SS [1:0]		P1CF2E	P1CF2	P1DF2E	P1DF2	--00 0000	
1F	T0CON0	-	-	-	-	T0ON	T0CKRUN	T0CKSRC [1:0]		---- 1000	
20-3F	SRAM BANK0, (32 Bytes) 物理地址 0x20-0x3F									xxxx xxxx	
40-7F	SRAM BANK0, (64 Bytes) 物理地址 0x40-0x7F									xxxx xxxx	

表 16-3 SFR, BANK 0

地址	名称	bit 7	bit 6	bit 5	bit 4	bit 3	bit 2	bit 1	bit 0	复位值
80	INDF	使用 FSR 的内容对数据存储器进行访问 (非物理寄存器)								xxxx xxxx
81	OPTION	/PAPU	INTEDG	T0CS	T0SE	PSA	PS2	PS1	PS0	1111 1111
82	PCL	程序计数器低 8 位								0000 0000
83	STATUS	FSRB8	PAGE[1:0]		/TF	/PF	Z	HC	C	0001 1xxx
84	FSR	间接寻址指针寄存器								xxxx xxxx
85	TRISA	TRISA [7:0]								1111 1111
86	TRISB	TRISB [7:0]								1111 1111
87	TRISC	-	-	-	-	-	-	TRISC [1:0]		---- --11
88	PSRCB1	PSRCB1[7:0]								1111 1111
89	WPDA	WPDA [7:0]								0000 0000
8A	PCLATH	-	-	-	程序计数器高 5 位锁存器					---0 0000
8B	INTCON	GIE	PEIE	T0IE	INTE	PAIE	T0IF	INTF	PAIF	0000 0000
8C	PIE1	EEIE	CKMIE	LVDIE	ACMPIE	TMR1IE	OSFIE	TMR2IE	ADCIE	0000 0000
8D	WPDC	-	-	-	-	-	-	WPDC[1:0]		---- --00
8E	PCON	LVDL [3:0]				LVDEN	LVDW	/POR	/BOR	0000 0xqq
8F	OSCCON	LFMOD	IRCF			OSTS	HTS	LTS	SCS	0101 x000
90	P1OE	P1C0OE	P1B0OE	P1A2NOE	P1A2OE	P1A1NOE	P1A1OE	P1A0NOE	P1A0OE	0000 0000
91	PR2L	PR2 [7:0], Timer2 周期寄存器低 8 位								1111 1111
92	PR2H	PR2[15:8], Timer2 周期寄存器高 8 位								1111 1111
93	WPUC	-	-	-	-	-	-	WPUC [1:0]		---- --00
94	PSRCC	-	-	-	-	PSRCC [3:0]				---- 1111
95	WPUA	WPUA [7:0]								1111 1111
96	IOCA	IOCA [7:0]								0000 0000
97	-	-								xxxx xxxx
98	-	-								0000 0000
99	P1POL	P1C0P	P1B0P	P1A2NP	P1A2P	P1A1NP	P1A1P	P1A0NP	P1A0P	0000 0000
9A	EEDAT	EEDAT [7:0]								0000 0000
9B	EEADR	EEADR [7:0]								0000 0000
9C	EECON1	-	Reserved	WREN3	WREN2	WRERR	WREN1	PONLY	RD	-000 x000
9D	EECON2	-	-	-	-	-	-	-	WR	---- --0
9E	T2CON1	-	-	-	P1OS	P1BZM	T2CKSRC [2:0]		---	0 0000
9F	PSINKC	-	-	-	-	-	-	PSINKC [1:0]		---- --00
A0-BF	SRAM BANK1 (32Bytes), 物理地址 0x00-0x1F									xxxx xxxx
C0-EF	SRAM BANK1 (48Bytes), 物理地址 0x80-0xAF									xxxx xxxx
F0-FF	SRAM, 访问 BANK0's 0x70-0x7F									xxxx xxxx

表 16-4 SFR, BANK 1

地址	名称	bit 7	bit 6	bit 5	bit 4	bit 3	bit 2	bit 1	bit 0	复位值
100	INDF	使用 FSR 的内容对数据存储器进行访问 (非物理寄存器)								xxxx xxxx
101	-	-								xxxx xxxx
102	PCL	程序计数器低 8 位								0000 0000
103	STATUS	FSRB8	PAGE[1:0]		/TF	/PF	Z	HC	C	0001 1xxx
104	FSR	间接寻址指针寄存器								xxxx xxxx
105	ODCONA	ODCONA [7:0]								0000 0000
106	ODCONB	ODCONB [7:0]								0000 0000
107	ODCONC	-	-	-	-	-	-	ODCONC [1:0]		---- --00
108	-	-								xxxx xxxx
109	P1POL2	P1D2P	P1D1P	P1D0P	-	-	P1C1P	P1B1P	-	000- -00-
10A	PCLATH	-	-	-	程序计数器高 5 位锁存器					---0 0000
10B	INTCON	GIE	PEIE	T0IE	INTE	PAIE	T0IF	INTF	PAIF	0000 0000
10C	PSRCB2	-	-	-	-	PSRCB2 [3:0]				---- 1111
10D	WPUB	WPUB [7:0]								0000 0000
10E	WPDB	WPDB [7:0]								0000 0000
10F	PSINKB	PSINKB [7:2]						-		0000 00--
110	LVDCON	-			LVDP	LVDDDEB	LVDM[2:0]			---0 1100
111	ADRESL	A/D 转换结果低有效位								xxxx xxxx
112	ADRESH	A/D 转换结果高有效位								xxxx xxxx
113	ADCON0	-	CHS[3:0]				ADEX	GO/DONE	ADON	-000 0000
114	ADCON1	ADFM	ADCS [2:0]			ADNREF [1:0]		ADPREF [1:0]		0000 0000
115	ADCON2	ADINTREF [1:0]		ETGTYP [1:0]		ADDLY.8	ETGSEL [2:0]			0000 0000
116	PR1L	PR1[7:0] Timer1 周期寄存器低 8 位								1111 1111
117	PR1H	-				PR1[11:8]				---- 1111
118	TMR1L	Timer1[7:0]								0000 0000
119	TMR1H	-				Timer1[11:8]				---- 0000
11A	T1CON0	-			T1CKPSA	T1CKRUN	T1ON	T1CKSRC[1:0]		---0 0000
11B	P1OE2	P1D2OE	P1D1OE	P1D0OE	-	-	P1C1OE	P1B1OE	-	000- -00-
11C	-	-								---- ----
11D	-	-								---- ----
11E	ANSEL0	ANSEL0[7:0]								0000 0000
11F	-	-								xxxx xxxx
120-16F	SRAM BANK2 (80 Bytes), 物理地址 0xB0-0xFF									xxxx xxxx
170-17F	SRAM, 访问 BANK0's 0x70-0x7F									xxxx xxxx

表 16-5 SFR, BANK 2

地址	名称	bit 7	bit 6	bit 5	bit 4	bit 3	bit 2	bit 1	bit 0	复位值
180	INDF	使用 FSR 的内容对数据存储寄存器进行访问 (非物理寄存器)								xxxx xxxx
181	SECCODE	只读, 13.56M HIRC 校准值的存储位								xxxx xxxx
182	PCL	程序计数器低 8 位								0000 0000
183	STATUS	FSRB8	PAGE[1:0]	/TF	/PF	Z	HC	C		0001 1xxx
184	FSR	间接寻址指针寄存器								xxxx xxxx
185	LEBCON	LEBEN	LEBCH[1:0]	-	EDGS	-	-	-		000- 0---
186	ADCON3	ADFBEN	ADCMPOP	-	-	-	-	-		000- 0---
187	ADCMPLH	ADCMPLH[7:0]								0000 0000
188	ADDLY	ADDLY[7:0] / LEBPRL[7:0]								0000 0000
18A	PCLATH	-	-	-	程序计数器高 5 位锁存器					---0 0000
18B	INTCON	GIE	PEIE	TOIE	INTE	PAIE	TOIF	INTF	PAIF	0000 0000
18C	-	-								-----
18D	-	-								-----
18E	MSCON1	-							HIRCM	---- --0
19F	LVDTRIM	-	LVDADJ[3:0]			-				-100 0---
1A0-1EF	-								-----	
1F0-1FF	SRAM, 访问 BANK0's 0x70-0x7F								xxxx xxxx	

表 16-6 SFR, BANK 3

注:

1. INDF 不是物理寄存器;
2. 灰色部分表示没有实现;
3. 不要对未实现的寄存器位进行写操作;

**16.3 STATUS 寄存器**

名称	状态	寄存器	地址	复位值
FSRB8	FSR 寄存器第 8 位，与 FSR 组成一个 9 位的寄存器，在间接寻址时使用，详见 <a href="#">章节 16.4</a> 。	STATUS[7]	0x03 0x83 0x103 0x183	RW-0
PAGE	<u>寄存器存储区(bank)选择位</u> 00 = Bank 0 (0x00h – 0x7Fh) 01 = Bank 1 (0x80h – 0xFFh) 10 = Bank 2 (0x100 – 0x17F) 11 = Bank 3 (0x180 – 0x1FF)	STATUS[6:5]		RW-00
/TF	<u>超时标志位</u> 1 = 上电后，执行了 CLRWDT 或 SLEEP 指令 0 = 发生 WDT 超时溢出	STATUS[4]		RO-1
/PF	<u>掉电标志位</u> 1 = 上电复位后或执行了 CLRWDT 指令 0 = 执行了 SLEEP 指令	STATUS[3]		RO-1
Z	<u>0 标志位：算术或逻辑运算的结果为零？</u> 1 = Yes 0 = No	STATUS[2]		RW-x
HC	<u>半进位 / 半借位 (ADDWR, ADDWI, SUBWI, SUBWR)：结果的第4低位向高位发生了进位或借位？</u> 1 = 进位，或未借位 0 = 未进位，或借位	STATUS[1]		RW-x
C	<u>进位 / 借位 (ADDWR, ADDWI, SUBWI, SUBWR)：结果的最高位发生了进位或借位？</u> 1 = 进位，或未借位 0 = 未进位，或借位	STATUS[0]		RW-x

**表 16-7** Status 寄存器

注：

- 同其他寄存器一样，STATUS 状态寄存器也可以作为任何指令的目标寄存器。但如果一条影响 Z、HC 或 C 位的指令以 STATUS 作为目标寄存器，那么对这三位的写操作将被禁止，Z、HC 和 C 位只受运算结果影响从而被置 1 或清 0。此时，当执行一条以 STATUS 作为目标寄存器的指令后，STATUS 的内容可能与预期不一致。
- 建议只使用 BCR、BSR、SWAPR 和 STR 指令来操作 STATUS 寄存器。

### 16.4 PCL 和 PCLATH

程序区分为 Page0 (2kW) 和 Page1 (1kW)。在 Page0 的末尾 (0x7FF)将翻转到 Page1 的开头 (0x800)，而在 Page1 的末尾 (0xBFF)将回滚到 Page0 的开头 (0x000)。由于指令的地址宽度为 11 位，只能寻址 2kW。因此对于需要从一个 page 跳转到另一个 page 的 LJUMP 和 LCALL 等长跳转指令，则需设置 PCLATH 以便先移动到相应的 Page0 或 Page1。从 Page0 移动到 Page1 的程序示例如下：

```
LDWI 08 ;
STR PCLATH ; PCLATH = 08 (PCLATH = 00 if jump from page1 to page0)
LJUMP label_in_page1 ; Jump to Page1
```

程序计数器(PC)为 12 位宽。其低 8 位来自可读写的 PCL 寄存器，高 4 位(PC[11:8])来自 PCLATH，不可直接读写。发生复位时，PC 将被清 0。图 16-3 显示了装载 PC 值的两种情形。




图 16-3 装载 PC 值的不同情况

执行任何以 PCL 寄存器为目标寄存器的指令将同时使程序计数器 PC[11:8]位被 PCLATH 内容所取代。因此可通过将所需的高 4 位先写入 PCLATH 寄存器来更改程序计数器 PC 的全部内容。

计算 LJUMP 指令是通过向程序计数器 PC 加入偏移量(ADDWR PCL)来实现的。因此通过修改 PCL 寄存器来跳转到查找表或程序分支表(计算 LJUMP)时应特别谨慎。假定 PCLATH 设置为表的起始地址，如果表的长度大于 255 条指令，或如果存储器地址的低 8 位在表的中间从 0xFF 计满返回到 0x00，那么在每次表的起始地址或表内的目标地址之间发生计满返回时，PCLATH 必须递增。

INDF 不是物理存在的寄存器，对 INDF 进行寻址将产生间接寻址。

任何使用 INDF 寄存器的指令，实际上是对文件选择寄存器(File Select Register, [FSRB8, FSR])所指向的单元进行存取。间接对 INDF 进行读操作将返回 0，间接对 INDF 进行写操作将导致空操作(可能会影响状态标志位)。



## 17. 电气特性

### 17.1 极限参数

工作温度等级 3.....	-40 – +85°C
工作温度等级 2.....	-40 – +105°C
工作温度等级 1.....	-40 – +125°C
存储温度.....	-40 – +125°C
电源电压.....	$V_{SS}-0.3V - V_{SS}+6.0V$
端口输入电压.....	$V_{SS}-0.3V - V_{DD}+0.3V$

注:

1. 超过上述“极限参数”所规定的范围，可能会对芯片造成永久性损坏。
2. 除非另作说明，所有特性值的测试条件为 25°C,  $V_{DD} = 1.9 - 5.5V$ 。
3. 本节所示的值和范围基于特性值，并非最终出货的标准值。除汽车 1 级产品外，生产测试温度为 25°C。

### 17.2 工作特性

参数		Min	Typical	Max	单位	条件
Fsys (SysClk)	2T/4T	-	-	8	MHz	-40 – 85 / 105°C, $V_{DD} = 1.9 - 5.5V$
		-	-	16	MHz	-40 – 85 / 105°C, $V_{DD} = 2.5 - 5.5V$
指令周期 ( $T_{INSTRCLK}$ )	2T	-	125	-	ns	SysClk = HIRC
	4T	-	250	-	ns	
	2T	-	61	-	µs	SysClk = LIRC
	4T	-	122	-	µs	
T0CKI 高或低脉冲宽度	0.5 * $T_{T0CK} + 20$		-	-	ns	无预分频
	10		-	-	ns	有预分频
T0CKI 输入周期	Max. 20 and ( $T_{T0CK}+40$ )/N		-	-	ns	N = 1, 2, 4, ..., 256 (预分频值)
上电复位保持时间 ( $T_{DRH}$ )	-		8	-	ms	25°C, PWRT disable
外部复位脉冲宽度 ( $T_{MCLRB}$ )	2000		-	-	ns	25°C
WDT 周期 ( $T_{WDT}$ )	-		1	-	ms	预分频比 = 1:32

注:  $T_{T0CK}$  是指由 T0CKSRC 所选的时钟周期。

### 17.3 POR, LVR, LVD

#### 上电复位 (POR)

特性	Min	Typical	Max	单位	条件
$I_{POR}$ 工作电流	-	0.14	-	$\mu A$	25°C, $V_{DD} = 3.3V$
$V_{POR}$	-	1.65	-	V	25°C

#### 低电压复位 (LVR)

参数	Min	Typical	Max	单位	条件
$I_{LVR}$ 工作电流	-	16.2	-	$\mu A$	25°C, $V_{DD} = 3.3V$
$V_{LVR}$ , LVR 阈值	1.94	2.0	2.06	V	25°C
	2.13	2.2	2.27		
	2.42	2.5	2.58		
	2.72	2.8	2.88		
	3.01	3.1	3.19		
	3.49	3.6	3.71		
	3.98	4.1	4.22		
LVR delay	94	-	125	$\mu s$	25°C, $V_{DD} = 1.9 - 5.5V$

#### 低电压检测 (LVD)

特性	Min	Typical	Max	单位	条件
$I_{LVD}$ 工作电流	-	21.4	-	$\mu A$	25°C, $V_{DD} = 3.3V$
$V_{LVD}$ , LVD 阈值	1.16	1.2	1.24	V	25°C
	1.75	1.8	1.85		
	1.94	2.0	2.06		
	2.33	2.4	2.47		
	2.62	2.7	2.78		
	2.91	3.0	3.09		
	3.20	3.3	3.40		
	3.49	3.6	3.71		
	3.88	4.0	4.12		
LVD delay	188	-	250	ns	25°C, $V_{DD} = 1.9 - 5.5V$

## 17.4 I/O 端口电路

参数			Min	Typical	Max	单位	条件
V <sub>IL</sub>			0	-	0.3* V <sub>DD</sub>	V	
V <sub>IH</sub>			0.7* V <sub>DD</sub>	-	V <sub>DD</sub>	V	
漏电流			-1	-	1	μA	V <sub>DD</sub> = 5V
源电流 (Source)	PB2-7, PC0-1	L0	-	-3	-	mA	25°C, V <sub>DD</sub> = 5V, V <sub>OH</sub> = 4.5V
	PB2-7, PC0-1	L1	-	-6	-		
	PA2, PB2-7, PC0-1	L2	-	-18	-		
	PA0-1, PA3-7, PB0-1	L3	-	-24	-		
灌电流 (Sink)	PB2-7, PC0-1	L0	-	35	-	mA	25°C, V <sub>DD</sub> = 5V, V <sub>OL</sub> = 0.5V
	PA2, PB2-7, PC0-1	L1	-	53	-		
	PA0-1, PA3-7, PB0-1	L2	-	55	-		
上拉电阻			-	20	-	kΩ	-
下拉电阻			-	20	-	kΩ	-
上拉电阻			-	100	-	kΩ	同时使能上拉和
下拉电阻			-	100	-	kΩ	下拉

## 17.5 工作电流 (I<sub>DD</sub>)

参数	SysClk	Typical @V <sub>DD</sub> ( <sup>1</sup> )			单位	
		2.0V	3.0V	5.5V		
正常模式 (2T) - I <sub>DD</sub>	16 MHz	-	1.244	1.320	mA	
	8 MHz	0.588	0.875	0.924		
	4 MHz	0.463	0.687	0.706		
	2 MHz	0.349	0.403	0.412		
	1 MHz	0.220	0.256	0.260		
	32 kHz	0.024	0.032	0.033		
低功耗模式 (2T) - I <sub>DD</sub>	32 kHz	0.007	0.008	0.009	μA	
Sleep 模式 (WDT OFF, LVR OFF)		-	0.072	0.092		0.128
Sleep 模式 (WDT ON, LVR OFF)	LIRC	32 kHz	1.077	1.468		1.582
	LP	32 kHz	20.360	23.570		28.050
Sleep 模式 (WDT OFF, LVR ON)		-	11.475	15.520		20.978
Sleep 模式 (WDT ON, LVR ON)		-	12.402	16.792		22.286
Sleep 模式 (WDT OFF, LVR OFF, LVD ON)		-	17.425	20.805	25.274	

注： Sleep 模式 I<sub>SB</sub> 的测试条件为 I/O 设置成输入模式并外部下拉到 GND。

## 17.6 内部振荡器

### 内部低频振荡器 (LIRC)

测试条件为 LIRC 选择 32 kHz (LFMOD=0)。

特性	Min	Typical	Max	单位	条件
频率范围	30.4	32	33.6	kHz	25°C, V <sub>DD</sub> = 2.5V
随温度变化范围	-2.0%	-	2.0%	-	-40 – 85°C, V <sub>DD</sub> = 2.5V
	-2.0%	-	2.0%	-	-40 – 105°C, V <sub>DD</sub> = 2.5V
随电源电压变化范围	-1.0%	-	1.0%	-	25°C, V <sub>DD</sub> = 1.9 – 5.5V
I <sub>LIRC</sub> 工作电流	-	1.3	-	μA	25°C, V <sub>DD</sub> = 3.0V
启动时间	-	4.6	-	μs	25°C, V <sub>DD</sub> = 3.0V


### 内部高频振荡器 (HIRC)

参数	Min	Typical	Max	单位	条件
频率范围	15.84	16	16.16	MHz	25°C, V <sub>DD</sub> = 2.5V
随温度变化范围	-7.0%	±4.0%	5.0%	-	-40 – 85°C, V <sub>DD</sub> = 2.5V
	-7.0%	±4.0%	7.5%	-	-40 – 105°C, V <sub>DD</sub> = 2.5V
随电源电压变化范围	-1.0%	-	1.0%	-	25°C, V <sub>DD</sub> = 1.9 – 5.5V
I <sub>HIRC</sub> 工作电流	-	40	-	μA	25°C, V <sub>DD</sub> = 3.0V
启动时间	-	2.5	-	μs	25°C, V <sub>DD</sub> = 3.0V

**17.7 ADC (12 bit) 和 ADC VREF**

**ADC (12 bit)**

参数	Min	Typical	Max	单位	条件
ADC 工作电压 $V_{DD}$	2.7	-	5.5	V	
ADC 工作电流 $I_{VDD}$	-	85	-	$\mu A$	$V_{REF+} = V_{DD} = 2.7V$
	-	95	-	$\mu A$	$V_{REF+} = V_{DD} = 3.0V$
	-	125	-	$\mu A$	$V_{REF+} = V_{DD} = 5.5V$
模拟输入电压 $V_{AIN}$	$V_{REF-}$	-	$V_{REF+}$	V	
外部参考电压 $V_{REF}$	-	-	$V_{DD}$	V	
分辨率	-	-	12	bit	
积分误差 $E_{IL}$	-	$\pm 1.0$	-	LSB	$V_{REF+} = V_{DD} = 5.0V$
微分误差 $E_{DL}$	-	$\pm 0.5$	-	LSB	$V_{REF-} = GND$
偏移误差 $E_{OFF}$	-	$\pm 3$	-	LSB	$V_{REF+} = V_{DD} = 5.0V$
增益误差 $E_{GN}$	-	$\pm 5$	-	LSB	$V_{REF-} = GND$
转换时钟周期 TAD	-	2	-	$\mu s$	$V_{REF+} > 3.0V, V_{DD} > 3.0V$
转换时钟数	-	15	-	TAD	
稳定时间 ( $T_{ST}$ )	-	15	-	$\mu s$	
采样时间 ( $T_{ACQ}$ )	-	$\geq 2$	-	$\mu s$	
模拟电压源阻抗 (ZAI)	-	-	10	k $\Omega$	(推荐)



**图 17-1** DNL and INL @  $V_{REFP} = V_{DD} = 5V, F_{ADCLK} = 800\text{ kHz}$

## 微分误差 DNL

typical DNL Error (LSB) @ $V_{DD} = 5\text{ V}$				
$V_{REF+}$ $F_{ADCLK}$	0.5	2	3	$V_{DD}$
<800k	1.0	0.5	0.5	0.5
1M	1.5	1.0	1.0	1.0
2M	4.0	2.0	1.5	1.5
4M	–	–	–	4.0

## 积分误差 INL

typical INL Error (LSB) @ $V_{DD} = 5\text{ V}$				
$V_{REF+}$ $F_{ADCLK}$	0.5	2	3	$V_{DD}$
<800k	1.5	1.0	1.0	1.0
1M	2.5	1.5	1.5	1.5
2M	4.0	2.0	2.0	1.5
4M	–	–	–	4.0

## ADC $V_{REF}$

参数	Min	Typical	Max	单位	条件
内部参考电压 $V_{ADC-REF}$	0.492	0.5	0.508	V	
	1.992	2	2.008	V	
	2.988	3	3.012	V	
$V_{ADC-REF} = 0.5\text{V}$ 稳定时间 $T_{VRINT}$	–	400	–	$\mu\text{s}$	
	–	600	–	$\mu\text{s}$	$C_{EXT} = 1\mu\text{F}$
$V_{ADC-REF} = 2.0\text{V}$ 稳定时间 $T_{VRINT}$	–	450	–	$\mu\text{s}$	
	–	800	–	$\mu\text{s}$	$C_{EXT} = 1\mu\text{F}$
$V_{ADC-REF} = 3.0\text{V}$ 稳定时间 $T_{VRINT}$	–	450	–	$\mu\text{s}$	
	–	1200	–	$\mu\text{s}$	$C_{EXT} = 1\mu\text{F}$

**17.8 Program 和 Data EEPROM**

参数		Min	Typical	Max	单位	条件
V <sub>DD-READ</sub>	Program/Data EE 读电压	V <sub>POr</sub>	-	5.5	V	-40 – 85 / 105°C
V <sub>DD-WRITE</sub>	Program EE 写电压	2.5	-	5.5	V	-40 – 85 / 105°C
	Data EE 写电压	1.9	-	5.5		
N <sub>END</sub>	Program EE 擦/写次数	100 k	-	-	cycle	25 °C
		40 k	-	-		85 °C
		10 k	-	-		105 °C
	Data EE 擦/写次数	1,000 k	-	-		25 °C
		400 k	-	-		85 °C
		100 k	-	-		105 °C
T <sub>RET</sub>	Program EE 数据保持	20	-	-	年	1k 次擦写后 @ 85 °C
		10	-	-		1k 次擦写后 @ 105 °C
	Data EE 数据保持	20	-	-		10k 次擦写后 @ 85 °C
		10	-	-		10k 次擦写后 @ 105 °C
T <sub>WRITE</sub>	Data EE 写时间	2.0	-	4.0	ms	使能自动擦除
		0.7	-	1.3		关闭自动擦除
I <sub>PROG</sub>	Data EE 编程电流	-	-	300	μA	25 °C, V <sub>DD</sub> = 3 V

**17.9 EMC 特性**

**ESD**

参数		Min	Typical	Max	单位	条件
V <sub>ESD</sub>	HBM	8000	-	-	V	MIL-STD-883H Method 3015.8
V <sub>ESD</sub>	MM	400	-	-	V	JESD22-A115

**Latch-up**

参数	Min	Typical	Max	单位	条件
LU, static latch-up	200	-	-	mA	EIA/JESD 78

**EFT**

参数	Min	Typical	Max	单位	条件
V <sub>EFT</sub>	5.5	-	-	kV	V <sub>DD</sub> (5V) 与 GND 间的电容: 1μF

**18. 特性图**

注： 特性图基于特性值，仅供参考，未经生产测试。




图 18-1 HIRC vs. VDD (TA = 25°C)




图 18-2 LIRC vs. VDD (TA = 25°C)






图 18-3  $I_{DD}$  vs. Frequency (2T,  $T_A = 25^\circ\text{C}$ )




图 18-4 Sleep Current ( $I_{SB}$ ) vs. Temperature




图 18-5 IOH vs. VOH @L0 = -3mA, VDD = 5V




图 18-6 IOH vs. VOH @L1 = -6mA, VDD = 5V




图 18-7 IOH vs. VOH @L2 = -18mA, VDD = 5V




图 18-8 IOH vs. VOH @L3 = -24mA, VDD = 5V




图 18-9 I<sub>OL</sub> vs. V<sub>OL</sub> @L0 = 35mA, V<sub>DD</sub> = 5V




图 18-10 I<sub>OL</sub> vs. V<sub>OL</sub> @L1 = 53mA, V<sub>DD</sub> = 5V





图 18-11  $I_{OL}$  vs.  $V_{OL}$  @L2 = 55mA,  $V_{DD}$  = 5V

**19. 封装信息**





本芯片的封装形式有 SOP8、MSOP10、SOP14、SOP16、SOP20、TSSOP20、DIP20 和 QFN20 封装。具体封装尺寸信息如下：

**SOP8**




Symbol	Dimensions (mm)		Dimensions (inches)	
	Min	Max	Min	Max
A	1.350	1.750	0.053	0.069
A1	0.100	0.250	0.004	0.010
A2	1.350	1.550	0.053	0.061
b	0.330	0.510	0.013	0.020
c	0.170	0.250	0.006	0.010
D	4.700	5.100	0.185	0.200
E	3.800	4.000	0.150	0.157
E1	5.800	6.200	0.228	0.244
e	1.270 (BSC)		0.050 (BSC)	
L	0.400	1.270	0.016	0.050
θ	0°	8°	0°	8°

**MSOP10**



Symbol	Dimensions (mm)		Dimensions (inches)	
	Min	Max	Min	Max
A	-	1.100	-	0.043
A1	0.050	0.150	0.002	0.006
A2	0.750	0.950	0.030	0.037
A3	0.300	0.400	0.012	0.016
b	0.180	0.260	0.007	0.010
b1	0.170	0.230	0.007	0.009
c	0.150	0.190	0.006	0.007
c1	0.140	0.160	0.006	0.006
D	2.900	3.100	0.114	0.122
E	4.700	5.100	0.185	0.201
E1	2.900	3.100	0.114	0.122
e	0.500 (BSC)		0.020 (BSC)	
L	0.400	0.700	0.016	0.028
L1	0.950 (REF)		0.037 (REF)	
theta	0	8°	0	8°


**SOP14**




Symbol	Dimensions (mm)		Dimensions (inches)	
	Min	Max	Min	Max
A	-	1.700	-	0.066
A1	0.100	0.200	0.004	0.008
A2	1.400	1.500	0.055	0.059
A3	0.620	0.680	0.024	0.027
b	0.370	0.420	0.015	0.016
D	8.710	8.910	0.343	0.347
E	5.900	6.100	0.232	0.238
E1	3.800	3.950	0.150	0.156
e	1.270 (BSC)		0.050 (BSC)	
L	0.500	0.700	0.020	0.027
L1	0.250 (BSC)		0.010 (BSC)	



**SOP16**




$\Phi 2.0 \pm 0.05$  DEP  $0.1 + 0.03 / -0.05$




Symbol	Dimensions (mm)		Dimensions (inches)	
	Min	Max	Min	Max
A	-	1.700	-	0.066
A1	0.100	0.200	0.004	0.008
A2	1.420	1.480	0.056	0.058
A3	0.620	0.680	0.024	0.027
D	9.960	10.160	0.392	0.396
E	5.900	6.100	0.232	0.238
E1	3.870	3.930	0.152	0.153
b	0.370	0.430	0.015	0.017
e	1.240	1.300	0.048	0.051
L	0.500	0.700	0.020	0.027
L1	1.050 (REF)		0.041 (REF)	
L2	0.250 (BSC)		0.010 (BSC)	

**SOP20**







Symbol	Dimensions (mm)		Dimensions (inches)	
	Min	Max	Min	Max
A	2.350	2.650	0.093	0.104
A1	0.100	0.300	0.004	0.012
A2	2.100	2.500	0.083	0.098
b	0.330	0.510	0.013	0.020
c	0.204	0.330	0.008	0.013
D	12.520	13.000	0.493	0.512
E	7.400	7.600	0.291	0.299
E1	10.210	10.610	0.402	0.418
e	1.270 (BSC)		0.050 (BSC)	
L	0.400	1.270	0.016	0.050
θ	0°	8°	0°	8°

**TSSOP20**




Symbol	Dimensions (mm)		Dimensions (inches)	
	Min	Max	Min	Max
A	–	1.20	–	0.047
A1	0.05	0.15	0.002	0.006
A2	0.80	1.05	0.031	0.041
A3	0.39	0.49	0.015	0.019
b	0.20	0.28	0.008	0.011
b1	0.19	0.25	0.008	0.010
c	0.13	0.17	0.005	0.007
c1	0.12	0.14	0.005	0.006
D	6.40	6.60	0.252	0.260
E1	4.30	4.50	0.169	0.177
E	6.20	6.60	0.244	0.260
e	0.65 (BSC)		0.026 (BSC)	
L	0.45	0.75	0.018	0.030
L1	1.00 REF		0.040 REF	
$\theta$	0	8°	0	8°

**DIP20**



Symbol	Dimensions (mm)		Dimensions (inches)	
	Min	Max	Min	Max
A	3.60	4.00	0.142	0.157
A1	0.51	-	0.020	v
A2	3.20	3.40	0.126	0.134
A3	1.47	1.57	0.058	0.062
b	0.44	0.52	0.017	0.020
b1	0.43	0.49	0.017	0.019
B1	1.52REF		0.060REF	
c	0.25	0.29	0.010	0.011
c1	0.24	0.26	0.009	0.010
D	25.80	26.00	1.016	1.024
E1	6.45	6.65	0.253	0.262
e	2.54BSC		0.1BSC	
eA	7.62REF		0.3REF	
eB	7.62	9.30	0.3	0.366
eC	0	0.84	0	0.033
L	3.00	-	0.118	-

**QFN20**



Symbol	Dimensions (mm)		Dimensions (inches)	
	Min	Max	Min	Max
A	0.500	0.600	0.020	0.024
A1	-	0.050	-	0.002
b	0.150	0.250	0.006	0.010
b1	0.140 (REF)		0.006 (REF)	
c	0.100	0.200	0.004	0.008
D	2.900	3.100	0.114	0.122
D2	1.550	1.750	0.061	0.069
e	0.400 (BSC)		0.016 (BSC)	
Ne	1.600 (BSC)		0.063 (BSC)	
Nd	1.600 (BSC)		0.063 (BSC)	
E	2.900	3.100	0.114	0.122
E2	1.550	1.750	0.061	0.069
L	0.350	0.450	0.014	0.018
h	0.200	0.300	0.008	0.012

**联系信息****Fremont Micro Devices (SZ) Corporation**

#5-8, 10/F, Changhong Building  
Ke-Ji Nan 12 Road, Nanshan District,  
Shenzhen, Guangdong, PRC 518057

Tel: (+86 755) 8611 7811

Fax: (+86 755) 8611 7810

**Fremont Micro Devices (HK) Corporation**

#16, 16/F, Block B, Veristrong Industrial Centre,  
34-36 Au Pui Wan Street, Fotan, Shatin, Hong Kong SAR

Tel: (+852) 2781 1186

Fax: (+852) 2781 1144

<http://www.fremontmicro.com/>

\* Information furnished is believed to be accurate and reliable. However, Fremont Micro Devices (SZ) Corporation assumes no responsibility for the consequences of use of such information or for any infringement of patents or other rights of third parties, which may result from its use. No license is granted by implication or otherwise under any patent rights of Fremont Micro Devices (SZ) Corporation. Specifications mentioned in this publication are subject to change without notice. This publication supersedes and replaces all information previously supplied. Fremont Micro Devices (SZ) Corporation products are not authorized for use as critical components in life support devices or systems without express written approval of Fremont Micro Devices (SZ) Corporation. The FMD logo is a registered trademark of Fremont Micro Devices (SZ) Corporation. All other names are the property of their respective owners.